[發明專利]電阻調整電路及方法、檢測方法及電池管理系統

在審

• 申請號: 202011044516.8
• 申請日: 2020-09-28
• 公開（公告）號: CN112068011A
• 公開（公告）日: 2020-12-11
• 發明（設計）人: 周號
• 申請（專利權）人: 珠海邁巨微電子有限責任公司
• 主分類號: G01R31/385
• 分類號: G01R31/385;G01R1/28
• 代理公司: 北京庚致知識產權代理事務所(特殊普通合伙) 11807
• 代理人: 李曉輝;李偉波

本公開提供一種電阻調整電路，其包括：熔斷電阻，所述熔斷電阻能夠通過施加在熔斷電阻兩端的電壓而熔斷；第一電子開關，所述第一電子開關設置于熔斷電阻連接電源或者接地的電路；上拉電阻，所述上拉電阻設置于熔斷電阻和電源之間的電路；鎖存器，所述鎖存器連接于所述上拉電阻與熔斷電阻連接的一端；以及第二電子開關，所述第二電子開關設置于所述熔斷電阻與鎖存器連接的電路；其中，向第一電子開關施加第一PWM波形，使得電阻調整電路間歇性地接入電源；向第二電子開關施加第二PWM波形，以在鎖存器采樣后，關斷第二電子開關。本公開還提供一種電阻調整方法、檢測方法及電池管理系統。

技術領域

本公開涉及一種電阻調整電路及方法、基準電阻網絡、檢測方法及電池管理系統，屬于集成電路技術領域。

背景技術

在電池系統中，電池的過度充電、過度放電不僅會降低電池的使用壽命，嚴重情況還會引發爆炸和火災的安全事故。

現有技術中的電池過壓過流檢測均通過比較器電路實現，即通過比較采集電壓和基準電壓的高低來檢測是否過壓過流，由此，基準電壓的精度直接影響到電池過壓過流的檢測結果。

常見的基準電壓通過圖1所示的電路來獲得，但是，該電路在制造過程中，電阻、三極管、運算放大器因為半導體制造工藝均會產生偏差，該偏差對于基準電壓產生了實質的影響。經過測算，由于半導體工藝導致的V_REF的誤差大約為30mV，由此導致檢測電池過壓的不準確，電壓檢測偏差為30mV。

更進一步，若MOS導通電阻為5mΩ，即Rds(on)＝5mΩ，因為V_REF誤差，就會導致檢測過流檢測不準確，電流偏差大小為：V_REF/Rds(on)＝30mV/5mΩ＝6A。

對于集成電路，芯片一經流片，電路的相關特性就已確定。然而受到工藝環境等非理想因素影響，一些參數并不符合設計預期，導致流片后芯片的精度及性能與預期相差甚遠。為了彌補電路設計期望與芯片最終性能之間的差距，需要采用調整技術。

在解決V_REF的偏差問題時，可以在芯片封裝前，通過晶圓級測試(wafer leveltesting)發現V_REF的偏差，然后，采用薄膜電阻激光調整技術(laser cut)切斷金屬連線，改變R1/R2的比值，基本原理如圖2所示。

但是，在完成晶圓級測試后，芯片進入封裝工序，封裝完成后，基準電壓產生電路(硅帶隙基準源)會因為芯片在封裝基座上的應力，以及封裝頂部的塑封的應力的影響，而導致V_REF再一次發生偏差。

為了同時解決因制造工藝引起的偏差，以及封裝應力引起的誤差，可以在芯片封裝完成后，采用大電流熔斷多晶硅電阻的調整方式(poly fuse)，切斷電阻連接，改變電阻R1/R2比值，同時消除系統(工藝制造和封裝應力)誤差，其原理圖如圖3所示。

參考圖3所示的電路，當熔絲電阻fuse不熔斷，其電阻值遠遠小于上拉電阻RU。此時反相器輸出高電平，NMOS M1打開。由于NMOS M1導通電阻遠遠小于R2和R1，因此AB之間等效電阻為R1。熔絲電阻fuse熔斷后，電阻無窮大，此時反相器輸出低電平，NMOS M1關斷，AB之間等效電阻為R1+R2。

但是，大電流熔斷多晶硅電阻/熔絲電阻來調整電阻問題在于容易導致電路漏電，系統功耗增加，這在低功耗電路設計中是不允許的。

因為多晶硅電阻/熔絲電阻徹底熔斷后，可以達到1～10MΩ的極大電阻值，但是如果熔斷不徹底，或者隨著電路老化，或者電路溫度變化，就會導致多晶硅電阻可能在200kΩ～500kΩ，如果電源電壓為5V，那么就會導致漏電流為10uA～25uA。

因此，亟需提供一種電阻調整電路，既能同時解決封裝應力及制造工藝的引入的誤差，又能夠解決大電流熔斷多晶硅電阻后的漏電問題，降低系統功耗。

發明內容