[發明專利]FPGA芯片內的測試邏輯分析單元

有效

• 申請號: 202011024159.9
• 申請日: 2020-09-25
• 公開（公告）號: CN112198424B
• 公開（公告）日: 2023-04-25
• 發明（設計）人: 陳永;鄔剛
• 申請（專利權）人: 杭州加速科技有限公司
• 主分類號: G01R31/3177
• 分類號: G01R31/3177;G01R31/317;G06F13/28
• 代理公司: 北京市君合律師事務所 11517
• 代理人: 王再芊;畢長生

1.一種FPGA芯片內的測試邏輯分析單元，包括：

邏輯分析模塊，用于對被測用戶邏輯單元輸出的輸出信號或測試信號進行自動化分析，所述邏輯分析模塊包括向量緩存、周期時間表、邊沿時間表、指令執行單元、比較結果緩存以及接口時序比較單元；

PCIE模塊，用于使邏輯分析模塊與外部計算機進行通信，所述PCIE模塊包括

PCIEIP單元、DMA寫接口、DMA讀接口，

其中，所述向量緩存存儲多條向量，每條向量包括周期時間表地址、邊沿時間表地址、邊沿數據、微指令以及微指令參數，所述指令執行單元通過讀取所述向量緩存、時間周期表和邊沿時間表并執行所述微指令，在所述接口時序比較單元生成期待信號。

2.根據權利要求1所述的測試邏輯分析單元，其特征在于，所述接口時序比較單元被配置為從所述用戶邏輯單元的輸出信號接口接收輸出信號，或從所述用戶邏輯單元的測試信號接口接收測試信號。

3.根據權利要求2所述的測試邏輯分析單元，其特征在于，所述接口時序比較單元進一步被配置為將所述輸出信號或所述測試信號與所述期待信號進行比較，并且將比較結果存儲到所述比較結果緩存中。

4.根據權利要求1-3中任一項所述的測試邏輯分析單元，其特征在于，所述PCIEIP單元用于與外部計算機進行通信，所述DMA寫接口用于向所述邏輯分析模塊寫入向量數據和配置數據，所述DMA讀接口用于從所述邏輯分析模塊中讀取邏輯分析結果。

5.根據權利要求4所述的測試邏輯分析單元，其特征在于，所述配置數據包括用于寫入周期時間表的周期時間數據以及用于寫入邊沿時間表的邊沿時間數據。

6.一種FPGA芯片，其特征在于，所述FPGA芯片包括被測用戶邏輯單元以及根據權利要求1至5中任一項所述的測試邏輯分析單元。

7.根據權利要求6所述的FPGA芯片，其特征在于，所述FPGA芯片還包括扇出電路和配置寄存器，所述扇出電路被配置為在配置寄存器的控制下向外部物理接口和所述邏輯分析模塊扇出所述被測用戶邏輯單元的輸出信號。

8.根據權利要求7所述的FPGA芯片，其特征在于，所述PCIE模塊還包括寄存器接口，用于對所述配置寄存器進行設置。