[發(fā)明專利]CMOS圖像傳感器的制作方法

有效

• 申請?zhí)枺?/td>: 202011024012.X
• 申請日: 2020-09-25
• 公開（公告）號: CN111952328B
• 公開（公告）日: 2023-04-28
• 發(fā)明（設(shè)計(jì)）人: 梅翠玉;王明;徐炯
• 申請（專利權(quán)）人: 上海華力微電子有限公司
• 主分類號: H01L27/146
• 分類號: H01L27/146
• 代理公司: 上海思微知識產(chǎn)權(quán)代理事務(wù)所(普通合伙) 31237
• 代理人: 曹廷廷

本發(fā)明提供了一種CMOS圖像傳感器的制作方法。所述制作方法包括提供覆蓋有墊氧化層的半導(dǎo)體基底，半導(dǎo)體基底中設(shè)置有隔離區(qū)以及由所述隔離區(qū)限定出的光電二極管形成區(qū)，首先在半導(dǎo)體基底上形成硬掩膜層，再在硬掩膜層上形成圖形化的光阻層，光阻層露出部分位于隔離區(qū)上的硬掩膜層，然后刻蝕硬掩膜層以露出墊氧化層的上表面，接著執(zhí)行離子注入，在隔離區(qū)上形成離子注入?yún)^(qū)。由于在執(zhí)行離子注入工藝時(shí)，采用硬掩膜層來保護(hù)非離子注入?yún)^(qū)的半導(dǎo)體基底，從而光阻層的厚度可以設(shè)置得較薄以制作出較小的開窗，以控制相鄰兩個(gè)光電二極管之間的隔離區(qū)的尺寸，提高CMOS圖像傳感器的性能。

技術(shù)領(lǐng)域

本發(fā)明涉及半導(dǎo)體技術(shù)領(lǐng)域，特別涉及一種CMOS圖像傳感器的制作方法。

背景技術(shù)

圖像傳感器是一種用于將聚焦在圖像傳感器上的光學(xué)圖像轉(zhuǎn)換成電信號的電子設(shè)備。圖像傳感器可以用于諸如數(shù)碼相機(jī)、攝影機(jī)、手機(jī)等成像設(shè)備，使得成像設(shè)備能夠根據(jù)接收到的光轉(zhuǎn)換得到數(shù)字圖像。其中，CMOS圖像傳感器(CMOS?Image?Sensor，CIS)因其具有更低的功耗、更低的成本、更高的集成度以及可以在像素級別與CMOS模擬及數(shù)字電路更好的集成，因而得到了迅猛發(fā)展。

像素滿阱容量(Full?Well?Capacity，F(xiàn)WC)是衡量CIS性能的重要指標(biāo)，像素滿阱容量過低會縮小像素的動態(tài)范圍并降低信噪比以及靈敏度，從而嚴(yán)重降低CIS的成像質(zhì)量，因此，提升像素滿阱容量一直是提升CIS類產(chǎn)品性能的最主要項(xiàng)目之一。

CMOS圖像傳感器的像素區(qū)一般包括多個(gè)光電二極管(Photo?Diode，PD)和相鄰光電二極管之間的隔離區(qū)，光電二極管用于吸收入射光并把光信號轉(zhuǎn)換成電信號。在CIS制作過程中，常需要對隔離區(qū)的半導(dǎo)體基底進(jìn)行離子注入，以獲得像素單元中的浮空節(jié)點(diǎn)(Floating?Node)，而在執(zhí)行隔離區(qū)離子注入工藝前，一般采用圖形化的光阻覆蓋在半導(dǎo)體基底上以保護(hù)離子注入?yún)^(qū)周圍的半導(dǎo)體基底。離子注入時(shí)光阻要承受一定的能量沖擊，導(dǎo)致實(shí)際所形成的離子注入?yún)^(qū)的關(guān)鍵尺寸(CD)較大。因此，對于CMOS圖像傳感器來說，在相鄰兩個(gè)PD間距(Pitch?Size)不變的情況下，利用現(xiàn)有工藝制作的離子注入?yún)^(qū)的范圍較大，導(dǎo)致光電二極管的范圍難以進(jìn)一步提高，而像素滿阱容量與光電二極管的尺寸成正比，因而也限制了像素滿阱容量的提升，這對圖像傳感器的性能優(yōu)化是不利的。

發(fā)明內(nèi)容

本發(fā)明的目的在于提供一種CMOS圖像傳感器的制作方法，以控制相鄰兩個(gè)光電二極管之間的隔離區(qū)的尺寸，以便于通過增加光電二極管的范圍來優(yōu)化所形成的CMOS圖像傳感器的性能。

為解決上述技術(shù)問題，本發(fā)明提供一種CMOS圖像傳感器的制作方法，所述制作方法包括：

提供半導(dǎo)體基底，所述半導(dǎo)體基底中設(shè)置有隔離區(qū)以及由所述隔離區(qū)限定出的光電二極管形成區(qū)，所述半導(dǎo)體基底表面覆蓋有墊氧化層；

在所述半導(dǎo)體基底上形成硬掩膜層，所述硬掩膜層覆蓋所述墊氧化層表面；

在所述硬掩膜層上形成圖形化的光阻層，所述光阻層露出部分位于所述隔離區(qū)上的硬掩膜層；

利用所述光阻層作為掩膜，刻蝕所述硬掩膜層，直至露出所述墊氧化層的上表面；以及

以所述硬掩膜層為掩膜，執(zhí)行離子注入工藝，在所述隔離區(qū)形成離子注入?yún)^(qū)。

可選的，所述硬掩膜層為氮化硅層。

可選的，所述硬掩膜層包括在所述半導(dǎo)體基底表面由下至上依次疊加的氮化硅層和氧化硅層。

可選的，利用所述光阻層作為掩膜，刻蝕所述硬掩膜層的步驟包括：

執(zhí)行高深寬比刻蝕工藝，形成貫穿所述氧化硅層的開口，所述開口內(nèi)保留一定厚度的所述氮化硅層；以及

執(zhí)行濕法刻蝕工藝，去除所述開口內(nèi)剩余的所述氮化硅層。