[發明專利]一種電壓轉換電路及一種讀出電路

在審

• 申請號: 202011018417.2
• 申請日: 2020-09-24
• 公開（公告）號: CN112073053A
• 公開（公告）日: 2020-12-11
• 發明（設計）人: 張琦;韓磊
• 申請（專利權）人: 銳芯微電子股份有限公司
• 主分類號: H03K19/0175
• 分類號: H03K19/0175
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 吳敏

1.一種電壓轉換電路，適于將輸入的兩個信號轉變為差分信號，其特征在于，所述電壓轉換電路包括：

第一輸入端和第二輸入端，分別適于輸入第一輸入信號和第二輸入信號；

轉換電路，適于根據第一輸入信號和第二輸入信號進行轉換，獲得第一輸出信號和第二輸出信號，所述第一輸出信號和第二輸出信號的幅度相同、極性相反，所述第一輸出信號和第二輸出信號的差分幅度與所述第一輸入信號和第二輸入信號的差分幅度成比例；

第一輸出端和第二輸出端，適于輸出第一輸出信號和第二輸出信號。

2.如權利要求1所述的電壓轉換電路，所述轉換電路包括：

第一加乘運算模塊，適于根據所述第一輸入信號和第二輸入信號獲得第一加乘信號，所述第一加乘信號為第一輸入信號和第二輸入信號之和的-0.5A倍，其中A為常數；

第二加乘運算模塊，適于根據所述第一加乘信號和第一輸入信號獲得第一輸出信號，所述第一輸出信號為所述第一輸入信號和第二輸入信號之差的0.5A/(1+A)倍；

第三加乘運算模塊，適于根據所述第一加乘信號和第二輸入信號獲得第二輸出信號，所述第二輸出信號為所述第二輸入信號和第一輸入信號之差的0.5A/(1+A)倍。

3.如權利要求2所述的電壓轉換電路，其特征在于，所述第一輸入信號為直流電平。

4.如權利要求2所述的電壓轉換電路，其特征在于，所述第一加乘運算模塊包括第一運算放大器、第一電容、第二電容以及第三電容，其中：第一電容的一端和所述第一輸入端耦接，另一端和所述第一運算放大器的負極輸入端耦接；第二電容的一端和所述第二輸入端耦接，另一端和所述第一運算放大器的負極輸入端耦接；第三電容的一端和所述第一運算放大器的負極輸入端耦接，另一端和所述第一運算放大器的輸出端耦接；所述第一電容和第二電容的電容值相同，第三電容的電容值為所述第一電容的電容值的2/A倍。

5.如權利要求2所述的電壓轉換電路，其特征在于，所述第二加乘運算模塊包括第四電容和第五電容，所述第四電容的電容值為所述第五電容的電容值的A倍，其中：所述第四電容的一端和第一輸入端耦接，所述第五電容的一端和所述第一加乘運算模塊的輸出端耦接，所述第四電容、第五電容的另一端耦接在一起作為所述第二加乘運算模塊的輸出端，輸出所述第一輸出信號。

6.如權利要求2所述的電壓轉換電路，其特征在于，所述第三加乘運算模塊包括第六電容和第七電容，所述第六電容的電容值為所述第七電容的電容值的A倍，其中：所述第六電容的一端和所述第二輸入端耦接，所述第七電容的一端和所述第一加乘運算模塊的輸出端耦接，所述第六電容、第七電容的另一端耦接在一起作為所述第三加乘運算模塊的輸出端，輸出所述第二輸出信號。

7.如權利要求3所述的電壓轉換電路，其特征在于，所述第一加乘運算模塊包括第一PMOS晶體管和第一NMOS晶體管、第八電容、第九電容以及第一開關，其中：所述第八電容的一端和所述第一輸入端耦接，另一端和所述第一NMOS晶體管的柵極耦接；所述第九電容的一端和所述第一NMOS晶體管的柵極耦接，另一端和所述第一NMOS晶體管的漏極耦接；所述第一開關的一端和所述第一NMOS晶體管的柵極耦接，另一端和所述第一NMOS晶體管的漏極耦接；所述第一NMOS晶體管的源極接地，其漏極和所述第一PMOS晶體管的漏極耦接，作為所述第一加乘運算模塊的輸出端；所述第一PMOS晶體管的源極和外部電源耦接，其柵極外接偏置電壓；所述第九電容的電容值為所述第八電容的電容值的2/A倍。

8.如權利要求3所述的電壓轉換電路，其特征在于，所述第二加乘運算模塊包括第十電容和第十一電容，所述第十電容的電容值為所述第十一電容的電容值的A倍，其中：所述第十電容的一端和所述第一輸入端耦接，所述第十一電容的一端和所述第一加乘運算模塊的輸出端耦接，所述第十電容、第十一電容的另一端耦接在一起作為所述第二加乘運算模塊的輸出端，輸出所述第一輸出信號。