[發明專利]薄膜制造方法

在審

• 申請號: 202011015851.5
• 申請日: 2020-09-24
• 公開（公告）號: CN112813416A
• 公開（公告）日: 2021-05-18
• 發明（設計）人: 延昌峰;鄭在善;邊惠蘭;宋泰浩;金素貞;李錫宗
• 申請（專利權）人: 秀博瑞殷株式公社
• 主分類號: C23C16/455
• 分類號: C23C16/455;C23C16/54;B29D7/01;C23C16/30
• 代理公司: 北京鴻元知識產權代理有限公司 11327
• 代理人: 姜虎;陳英俊

涉及薄膜制造方法，其包括：步驟(ⅰ)，使薄膜形成用生長抑制劑吸附在基板表面；以及步驟(ⅱ)，使金屬膜前體、金屬氧化膜前體、金屬氮化膜前體或硅氮化膜前體吸附在吸附有生長抑制劑的基板表面，薄膜形成用生長抑制劑由化學式1表示，金屬為選自鎢、鈷、鉻、鋁、鉿、釩、鈮、鍺、鑭系元素、錒系元素、鎵、鉭、鋯、釕、銅、鈦、鎳、銥以及鉬中的一種以上。本發明通過抑制副反應，降低薄膜生長速率，并通過去除薄膜內的工藝副產物，即便在具有復雜結構的基板上形成薄膜時，也大幅提高階梯覆蓋率及薄膜的厚度均勻性。化學式1：A_nB_mX_oA為碳或硅，B為氫或碳原子數為1至3的烴基，X為鹵素，n為1至15的整數，o為1以上的整數，m為0至2n+1。

技術領域

本發明涉及薄膜制造方法，更詳細涉及通過抑制副反應，適當地降低薄膜生長速率，并通過去除薄膜內的工藝副產物，防止腐蝕及劣化，即便在具有復雜結構的基板上形成薄膜時，也大幅提高階梯覆蓋率(step coverage)及薄膜的厚度均勻性的薄膜制造方法。

背景技術

存儲及非存儲半導體元件的集成度在日趨提高，隨著其結構變得越來越復雜，在將多種薄膜沉積到基板時，階梯覆蓋率(step coverage)的重要性越來越高。

所述半導體用薄膜由金屬氮化物、金屬氧化物、金屬硅化物等形成。所述金屬氮化物薄膜有氮化鈦(TiN)、氮化鉭(TaN)、氮化鋯(ZrN)等薄膜，所述薄膜通常用于被摻雜的半導體的硅層與用作層間配線材料的鋁(Al)、銅(Cu)等之間的防擴散膜(diffusionbarrier)。只是，當將鎢(W)薄膜沉積到基板時，用作粘結層(adhesion layer)。

為了使沉積到基板的薄膜獲得優秀且均勻的物性，所形成的薄膜需具備優秀的階梯覆蓋率。因此，比起主要利用氣相反應的化學氣相沉積(CVD，chemical vapordeposition)工藝，更多地采用利用表面反應的原子層沉積(ALD，atomic layerdeposition)工藝，但在實現100％的階梯覆蓋率(step coverage)方面仍然存在問題。

另外，為了沉積在所述金屬氮化物中具有代表性的氮化鈦(TiN)而使用四氯化鈦(TiCl₄)，此時，所制造的薄膜內會殘留氯化物等工藝副產物，從而誘發鋁等金屬的腐蝕，并因生成非揮發性副產物而導致膜質的劣化。

因此，需要開發一種薄膜的制造方法，該方法能夠形成結構復雜的薄膜且不腐蝕層間配線材料。

在先技術文獻

專利文獻

(專利文獻0001)韓國公開專利第2006-0037241號

發明內容

技術問題

為了解決如上所述的現有技術的問題，本發明的目的在于提供一種薄膜制造方法，該方法通過抑制副反應，適當地降低薄膜生長速率，并通過去除薄膜內的工藝副產物，防止腐蝕及劣化，即便在具有復雜結構的基板上形成薄膜時，也大幅提高階梯覆蓋率(stepcoverage)及薄膜的厚度均勻性。

能夠通過以下說明的本發明，實現本發明的上述目的及其他目的。

技術方案

為了實現上述目的，本發明提供一種薄膜制造方法，其包括：步驟(ⅰ)，使薄膜形成用生長抑制劑吸附在基板表面；以及步驟(ⅱ)，使金屬膜前體、金屬氧化膜前體、金屬氮化膜前體或硅氮化膜前體吸附在吸附有薄膜形成用生長抑制劑的基板表面，其中，所述薄膜形成用生長抑制劑由化學式1表示，所述金屬為選自鎢、鈷、鉻、鋁、鉿、釩、鈮、鍺、鑭系元素、錒系元素、鎵、鉭、鋯、釕、銅、鈦、鎳、銥以及鉬中的一種以上，

化學式1：

A_nB_mX_o