[發明專利]半導體器件及其制造方法及包括該器件的電子設備

在審

• 申請號: 202011005535.X
• 申請日: 2017-06-30
• 公開（公告）號: CN112018111A
• 公開（公告）日: 2020-12-01
• 發明（設計）人: 朱慧瓏
• 申請（專利權）人: 中國科學院微電子研究所
• 主分類號: H01L27/088
• 分類號: H01L27/088;H01L21/8234
• 代理公司: 中科專利商標代理有限責任公司 11021
• 代理人: 倪斌

1.一種半導體器件，包括：

襯底；

依次疊置在襯底上的第一源/漏層、溝道層和第二源/漏層，其中，溝道層相對于第一源/漏層和/或第二源/漏層具有刻蝕選擇性；以及

繞溝道層的外周形成的柵堆疊。

2.根據權利要求1所述的半導體器件，其中，溝道層包括溝道層單晶半導體材料。

3.根據權利要求2所述的半導體器件，其中，溝道層單晶半導體材料與第一、第二源/漏層具有相同的晶體結構。

4.根據權利要求3所述的半導體器件，其中，第一、第二源/漏層在沒有應變的情況下的晶格常數大于溝道層單晶半導體材料在沒有應變的情況下的晶格常數。

5.根據權利要求4所述的半導體器件，其中，溝道層單晶半導體材料的空穴遷移率大于其在沒有應變的情況下的空穴遷移率，或溝道層單晶半導體材料的輕空穴的有效質量小于其在沒有應變的情況下的輕空穴的有效質量，或溝道層單晶半導體材料的輕空穴的濃度大于其在沒有應變的情況下的輕空穴的濃度。

6.根據權利要求3所述的半導體器件，其中，第一、第二源/漏層在沒有應變的情況下的晶格常數小于溝道層單晶半導體材料在沒有應變的情況下的晶格常數。

7.根據權利要求6所述的半導體器件，其中，溝道層單晶半導體材料的電子遷移率大于其在沒有應變的情況下的電子遷移率，或溝道層單晶半導體材料的電子的有效質量小于其在沒有應變的情況下的電子的有效質量。

8.根據權利要求2所述的半導體器件，其中，溝道層單晶半導體材料的電子或空穴遷移率大于第一、第二源/漏層的電子或空穴遷移率。

9.根據權利要求2所述的半導體器件，其中，第一、第二源/漏層的禁帶寬度大于溝道層單晶半導體材料的禁帶寬度。

10.根據權利要求1所述的半導體器件，其中，溝道層靠近第一源/漏層和第二源/漏層的端部具有摻雜分布。

11.根據權利要求1所述的半導體器件，還包括：

在襯底上形成的隔離層，其中隔離層的頂面靠近溝道層與第一源/漏層之間的界面或者處于溝道層的頂面與底面之間。

12.根據權利要求1所述的半導體器件，其中，第一源/漏層和第二源/漏層包括相同的半導體材料。

13.根據權利要求1所述的半導體器件，其中，第二源/漏層的外周與第一源/漏層的至少上部的外周實質上對準。

14.根據權利要求1所述的半導體器件，其中，

第一源/漏層是在襯底上外延生長的半導體層，溝道層是在第一源/漏層上外延生長的半導體層，第二源/漏層是在溝道層上外延生長的半導體層。

15.根據權利要求1所述的半導體器件，其中，溝道層的外周相對于第一、第二源/漏層的外周向內凹入，柵堆疊嵌于溝道層的外周相對于第一、第二源/漏層的外周形成的凹入中，自對準于溝道層。

16.根據權利要求1所述的半導體器件，其中，

第一、第二源/漏層包括Si，溝道層包括SiGe；或者

第一、第二源/漏層包括SiGe，溝道層包括Si；或者

第一、第二源/漏層包括Si：C，溝道層包括Si。

17.一種制造半導體器件的方法，包括：

在襯底上外延生長第一源/漏層；

在第一源/漏層上外延生長溝道層；

在溝道層上外延生長第二源/漏層；

在第一源/漏層、溝道層和第二源/漏層中限定該半導體器件的有源區；以及

繞溝道層的外周形成柵堆疊。