[發明專利]集成電路器件及其制造方法

在審

• 申請號: 202011005118.5
• 申請日: 2020-09-22
• 公開（公告）號: CN112614776A
• 公開（公告）日: 2021-04-06
• 發明（設計）人: 崔宰福;安容奭;李承炯
• 申請（專利權）人: 三星電子株式會社
• 主分類號: H01L21/28
• 分類號: H01L21/28;H01L21/308;H01L21/8242;H01L27/108
• 代理公司: 中科專利商標代理有限責任公司 11021
• 代理人: 倪斌

1.一種制造集成電路器件的方法，所述方法包括：

在襯底上方形成第一硬掩模圖案，所述第一硬掩模圖案在平行于所述襯底的頂表面的第一方向上延伸，所述第一硬掩模圖案在第二方向上以第一間距布置，所述第二方向垂直于所述第一方向；

通過使用所述第一硬掩模圖案作為蝕刻掩模在所述襯底中形成多個第一溝槽；

在所述多個第一溝槽中形成多個第一柵電極；

在所述襯底上方形成第二硬掩模圖案，所述第二硬掩模圖案在所述第一方向上延伸并且在所述第二方向上以第二間距布置；

通過使用所述第二硬掩模圖案作為蝕刻掩模在所述襯底中形成多個第二溝槽，所述多個第二溝槽中的每個第二溝槽位于所述多個第一溝槽中的兩個相鄰的第一溝槽之間；以及

在所述多個第二溝槽中形成多個第二柵電極。

2.根據權利要求1所述的方法，其中，

所述第二間距等于所述第一間距，以及

所述多個第一柵電極在所述第二方向上與所述多個第二柵電極交替。

3.根據權利要求1所述的方法，還包括：

在所述襯底中形成器件隔離層，所述器件隔離層限定了多個有源區，

其中，所述形成所述多個第一溝槽包括形成在所述第一方向上延伸的所述多個第一溝槽，使得所述多個第一溝槽中的每個第一溝槽與所述多個有源區和所述器件隔離層相交，以及

所述形成所述多個第二溝槽包括形成在所述第一方向上延伸的所述多個第二溝槽，使得所述多個第二溝槽中的每個第二溝槽與所述多個有源區和所述器件隔離層相交。

4.根據權利要求3所述的方法，其中，

所述多個第一溝槽包括第一部分和第二部分，所述第一部分與所述多個有源區在豎直方向上重疊，并且所述第二部分與所述器件隔離層在豎直方向上重疊，

所述第一部分的底表面距所述襯底的頂表面具有第一深度，所述第二部分的底表面距所述襯底的頂表面具有大于所述第一深度的第二深度，

所述多個第二溝槽包括第三部分和第四部分，所述第三部分與所述多個有源區在豎直方向上重疊，并且所述第四部分與所述器件隔離層在豎直方向上重疊，

所述第三部分的底表面距所述襯底的頂表面具有第三深度，以及

所述第四部分的底表面距所述襯底的頂表面具有大于所述第三深度的第四深度。

5.根據權利要求4所述的方法，其中，

所述第一深度基本上等于所述第三深度，以及

所述第二深度基本上等于所述第四深度。

6.根據權利要求1所述的方法，其中，所述形成所述第一硬掩模圖案包括：

在所述襯底上方形成第一硬掩模層；

在所述第一硬掩模層上形成多個第一基層圖案，所述多個第一基層圖案以第一參考間距布置并在所述第一方向上延伸；

形成覆蓋所述多個第一基層圖案的頂表面和側壁的第一襯層，所述第一襯層具有的頂表面使得形成分別在所述多個第一基層圖案中的兩個相鄰的第一基層圖案之間的多個第一凹槽；

在所述第一襯層上形成第一掩埋層以填充所述多個第一凹槽；

去除所述第一掩埋層的邊緣部分；

通過去除所述第一襯層的一部分來暴露所述多個第一基層圖案；以及

通過使用第一蝕刻掩模蝕刻所述第一硬掩模層來形成所述第一硬掩模圖案，所述第一蝕刻掩模包括所述多個第一基層圖案的部分并且包括填充在所述多個第一凹槽中的所述第一掩埋層。

7.根據權利要求6所述的方法，其中，

所述形成所述多個第一基層圖案和所述形成所述第一掩埋層包括：

在所述襯底上涂覆包括有機化合物的溶液，所述有機化合物包括碳氫化合物及其衍生物，以及

烘烤涂覆的包括所述有機化合物的所述溶液。