[發明專利]逐次逼近型模數轉換器及方法

有效

• 申請號: 202010998421.3
• 申請日: 2020-09-22
• 公開（公告）號: CN111934688B
• 公開（公告）日: 2021-01-19
• 發明（設計）人: 楊麗淵;陳華;劉家瑞;郁發新
• 申請（專利權）人: 浙江大學
• 主分類號: H03M1/46
• 分類號: H03M1/46
• 代理公司: 上海光華專利事務所(普通合伙) 31219
• 代理人: 施婷婷

本發明提供一種逐次逼近型模數轉換器及方法，包括：數模轉換模塊，具有K位低位電容陣列及（M?K）位高位電容陣列；比較模塊，比較數模轉換模塊輸出的差分信號，并得到比較結果；逐次逼近控制邏輯模塊，基于比較結果產生M位原始碼并控制數模轉換模塊中各開關的導通和關斷；數字冗余糾錯模塊，對M位原始碼進行冗余糾錯得到N位二進制碼。本發明對輸入電壓進行采樣保持；將采樣到的信號進行比較，根據比較結果進行電荷重新分配，完成M次比較后，得到M位原始碼；對原始碼進行數字冗余糾錯以得到N位二進制碼。本發明在小芯片面積情況下具備高精度帶量化誤差修正的能力，電荷交換和電壓建立速度快，在低功耗條件下提高模數轉換速度。

技術領域

本發明涉及集成電路設計領域，特別是涉及一種逐次逼近型模數轉換器及方法。

背景技術

隨著集成電路、計算機技術、醫療技術、無線傳感網絡等技術的快速發展，人們不斷追求便攜式、智能化的電子產品，如智能家居、健康醫療家用電子設備等。這其中模數轉換器作為連接模擬信號世界和數字信號世界的紐帶，扮演著至關重要的角色。傳感器感知和采集現實世界中的各種模擬信號，利用模數轉換器（ADC）轉換為數字電路可處理的數字信號，進而控制設備做出各種反應。

SAR ADC（逐次逼近型模數轉換器）有著低功耗、高精度的優點，因此被廣泛應用于無線傳感網絡和生物醫療等對功耗和精度有需求的領域。傳統的SAR ADC的結構如圖1所示，由采樣保持電路、DAC、比較器和SAR 控制邏輯四部分組成。SAR ADC的工作原理是通過運行域SAR控制邏輯中的二進制搜索算法使內置DAC輸出電壓盡可能接近模擬信號輸入值，從而得出量化后的N位數字量D_N-1~D₀。

SAR ADC的精度主要由DAC和比較器共同決定。DAC一般選擇電荷按比例縮放型DAC結構，即運用二進制電容陣列實現數模轉換的功能。較大的電容可使DAC的電容陣列匹配度提高，進而提升ADC的精度，但同時會帶來功耗過大和芯片面積增大等問題。在實際制作過程中，電容陣列存在一定程度的失配，使二進制轉換時出現量化誤差，導致錯誤的比較結果。以4位傳統二進制SAR ADC為例，比較器比較輸入信號與閾值電壓的高低并產生一位原始碼，從高位到低位重復比較，直到獲得最后一位原始碼。如圖2所示為轉換周期正確的逐次逼近比較過程，以模擬信號輸入值-3.8為例，量化后數字量B₃B₂B₁B₀為0100，最終輸出Do_ut=8*B₃+4*B₂+2*B₁+1*B₀=8*0+4*1+2*0+1*0=4，結果正確。最高位碼字是符號位，為0時代表輸入是負值，為1時代表輸入是正值。如圖3所示為第二位轉換周期錯誤，其余位轉換正確時，模擬信號輸入值為-3.8，量化后數字量B₃B₂B₁B₀為0011，最終輸出D_out=8*B₃+4*B₂+2*B₁+1*B₀=8*0+4*0+2*1+1*1=3，結果錯誤。

為了解決在比較過程中出現錯誤的量化轉換使輸出碼字錯誤的問題，現有技術中提出了一種帶有冗余電容陣列的逐次逼近型模數轉換器，可通過引入額外的冗余電容來校正單次比較誤差引起的量化錯誤，但冗余電容引入了額外的功耗和電路復雜度，且輸入量化范圍僅為1024/1088*Vref=0.94Vref，無法達到滿擺幅，導致該模數轉換器的輸入范圍和功耗等性能指標惡化，并且使集成電路生產制造成本上升。

因此，如何解決SAR ADC結構中冗余電容陣列引入了額外的功耗和電路復雜度，且輸入量化范圍無法達到滿擺幅的問題，已成為本領域技術人員亟待解決的問題之一。

發明內容