[發明專利]半導體裝置以及相關方法與系統

在審

• 申請號: 202010984845.4
• 申請日: 2020-09-18
• 公開（公告）號: CN112750798A
• 公開（公告）日: 2021-05-04
• 發明（設計）人: 彭士瑋;林威呈;曾健庭
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L23/485
• 分類號: H01L23/485;H01L23/48;H01L21/8234;H01L21/768;H01L27/088;H01L21/60
• 代理公司: 北京律盟知識產權代理有限責任公司 11287
• 代理人: 李春秀

本發明實施例涉及半導體裝置以及相關方法與系統。一種半導體裝置包含襯底、晶體管層、電介質層及電網結構。所述晶體管層形成于所述襯底的第一側上且包含用于形成晶體管的多個主動區域。所述電介質層形成于所述晶體管層上且包含安置于第一主動區域上且朝向第二主動區域延伸的導電條用于信號連接。所述電網結構形成于與所述第一側對置的所述襯底的第二側上且經布置以將電源導引到所述晶體管層。

技術領域

本發明實施例涉及半導體裝置以及相關方法與系統。

背景技術

半導體集成電路(IC)產業已經歷指數增長。IC材料及設計的技術進步已產生IC世代，其中各代具有比前代更小且更復雜電路。在IC演進的過程中，功能密度(例如每芯片面積的互連裝置的數目)一般已增大，而幾何尺寸(例如可使用制程產生的最小組件或線)已減小。由于此尺寸減小，金屬布線不可避免地空間不足。

發明內容

根據本發明的實施例，一種半導體裝置包括：襯底；晶體管層，其位于所述襯底的第一側上，所述晶體管層包含用于形成晶體管的多個主動區域；電介質層，其位于所述晶體管層上，所述電介質層包含安置于第一主動區域上且朝向第二主動區域延伸的導電條用于信號連接；及電網結構，其位于與所述第一側對置的所述襯底的第二側上，所述電網結構經布置以將電源導引到所述晶體管層。

根據本發明的實施例，一種制造半導體裝置的方法包括：提供襯底；在所述襯底的第一側上形成晶體管層，所述晶體管層包含用于形成晶體管的多個主動區域；在第一主動區域上形成朝向第二主動區域延伸的導電條用于信號連接；在所述晶體管層上形成覆蓋所述連接條的電介質層；及在與所述第一側對置的所述襯底的第二側上形成電網結構，所述電網結構經布置以將電源導引到所述晶體管層。

根據本發明的實施例，一種系統包括：存儲裝置，其經布置以存儲程序代碼；及處理器，當由所述處理器執行及加載時，所述程序代碼指示所述處理器執行以下操作：提供襯底；在所述襯底的第一側上形成晶體管層，其中所述晶體管層包含用于形成晶體管的端子的多個主動區域；在第一主動區域上形成朝向第二主動區域延伸的導電條用于信號連接；在所述晶體管層上形成覆蓋所述導電條的電介質層；及在與所述第一側對置的所述襯底的第二側上形成電網結構，其中所述電網結構經布置以將電源導引到所述晶體管層。

附圖說明

從結合附圖閱讀的以下詳細描述最佳理解本揭露的方面。應注意，根據行業標準做法，各種構件未按比例繪制。實際上，為使討論清楚，可任意增大或減小各種構件的尺寸。

圖1A到1C是說明根據本發明的實施例的單元的圖式。

圖2A及2B是說明根據本發明的實施例的隔離層的圖式。

圖3A及3B是說明根據本發明的第一實施例的單元的圖式。

圖4是說明根據本發明的第二實施例的單元的圖式。

圖5A及5B是說明根據本發明的第三實施例的單元的圖式。

圖6A及6B是說明根據本發明的第四實施例的單元的圖式。

圖7A及7B是說明根據本發明的第五實施例的兩個單元的圖式。

圖7C是說明根據本發明的實施例的具有不同單元高度的單元的圖式。

圖8A及8B是說明根據本發明的第六實施例的兩個單元的圖式。

圖9A及9B是說明根據本發明的第七實施例的兩個單元的圖式。

圖10是說明根據本發明的實施例的導電條的路由的圖式。

圖11是說明根據本發明的另一實施例的導電條的路由的圖式。

圖12是說明根據本發明的又一實施例的導電條的路由的圖式。