[發明專利]用于SM2的快速安全硬件乘法器及其應用

在審

• 申請號: 202010945337.5
• 申請日: 2020-09-10
• 公開（公告）號: CN112099763A
• 公開（公告）日: 2020-12-18
• 發明（設計）人: 谷大武;王騰飛;陸海寧;張海峰
• 申請（專利權）人: 上海交通大學;北京智芯微電子科技有限公司
• 主分類號: G06F7/72
• 分類號: G06F7/72;G06F21/60
• 代理公司: 上海交達專利事務所 31201
• 代理人: 王毓理;王錫麟

一種用于SM2的快速安全硬件乘法器及其應用，包括：乘加模塊、模乘控制器、用于存放計算中間結果的寄存器堆和減法器，其中：乘加模塊包含兩個獨立的乘加器，每個乘加器對64位操作數執行(c，z)＝a+xy+b的運算，模乘控制器分別與乘加模塊和寄存器堆相連并按時鐘周期發送執行指令，乘加模塊輸出計算中間結果至寄存器堆，寄存器堆的輸出端分別與乘加模塊的輸入端以及減法器的輸入端相連以實現循環計算和結果輸出，減法器的輸出端與寄存器堆的輸出端與對外接口相連以輸出最終結果。本發明能夠大幅度縮短Montgomery模乘運算延時的同時，針對算法中存在的側信道攻擊漏洞采取了有效的防護手段，使其在快速執行SM2底層運算的同時不會泄露隱私數據，具有快速、安全的特點。

技術領域

本發明涉及的是一種信息安全領域的技術，具體是一種用于SM2的快速安全硬件乘法器及其應用。

背景技術

現有的Montgomery模乘運算是SM2加密計算過程中的重要環節，其算法過程為：

現有技術硬件結構復雜，運算時間長，沒有有效地針對SM2參數進行設計。

通過分析算法可見：第5步和第6步，第8步和第9步之間沒有數據相關性，即后面一步的輸入值不依賴于前面一步的計算結果，因此可以使用兩個獨立的乘加器來并行執行這幾步運算，尤其是第8步和第9步的并行計算，可以將內層循環的計算時間縮短一半，從而起到良好的加速效果。

發明內容

本發明針對現有技術存在的上述不足，提出一種用于SM2的快速安全硬件乘法器及其應用，利用參數特點減少所需耗費的時鐘周期；執行(c，z)＝a+xy+b運算，其數據通路能夠盡可能縮短關鍵路徑上的延時，能夠大幅度縮短Montgomery模乘運算延時的同時，針對算法中存在的側信道攻擊漏洞采取了有效的防護手段，使其在快速執行SM2底層運算的同時不會泄露隱私數據，具有快速、安全的特點。

本發明是通過以下技術方案實現的：

本發明涉及一種用于SM2的快速安全硬件乘法器，包括：乘加模塊、模乘控制器、用于存放計算中間結果的寄存器堆和減法器，其中：乘加模塊包含兩個獨立的乘加器，每個乘加器對64位操作數執行(c，z)＝a+xy+b的運算，模乘控制器分別與乘加模塊和寄存器堆相連并按時鐘周期發送執行指令，乘加模塊輸出計算中間結果至寄存器堆，寄存器堆的輸出端分別與乘加模塊的輸入端以及減法器的輸入端相連以實現循環計算和結果輸出，減法器的輸出端與寄存器堆的輸出端與對外接口相連以輸出最終結果。

本發明涉及一種基于上述乘法器的應用，通過信號選擇模數、簡化的整除計算和組合邏輯判斷，實現256位優化的Montgomery模乘算法。

所述的信號選擇模數是指：根據信號選擇模數p或n，其中：p和n均為SM2中預定義的參數，由p或n計算的所述Montgomery模乘運算中的w會通過預計算得到，寫入乘加模塊中，同樣根據sel信號進行選擇，因此該乘法器可滿足SM2的計算需求。

所述的簡化的整除計算是指：在所述Montgomery模乘運算中，w＝-p^-1mod r，r＝2ⁿ，因為p是n-Montgomery友好模數(即p滿足-p^-1mod2ⁿ＝1，其中：p為模數，n為正整數)，得到w的值為1，所以在所述Montgomery模乘運算中的第4步計算t_i←Z₀w mod r簡化為t_i←Z₀mod r。

所述的組合邏輯判斷是指：將最后一步減法計算設計為組合邏輯形式，即在條件判斷之前就把循環結束得到的結果輸入減法器進行Z-P計算，根據減法器是否產生借位s判斷Z是否大于P，當大于則選擇輸出Z-P的計算結果，否則選擇輸出約減之前的Z作為最終結果。

技術效果