[發明專利]基于相位的分頻器及相關鎖相環、芯片、電子裝置及時鐘產生方法

有效

• 申請號: 202010936165.5
• 申請日: 2020-09-08
• 公開（公告）號: CN111817712B
• 公開（公告）日: 2021-02-23
• 發明（設計）人: 張孟文;易律凡
• 申請（專利權）人: 深圳市匯頂科技股份有限公司
• 主分類號: H03L7/085
• 分類號: H03L7/085;H03L7/099;H03L7/107
• 代理公司: 北京天馳君泰律師事務所 11592
• 代理人: 孟銳

1.一種鎖相環，其特征在于，用以依據參考時鐘產生第一可變時鐘與第二可變時鐘，所述鎖相環包括：

相位誤差產生器，用以依據分頻比、所述參考時鐘以及所述第二可變時鐘產生相位誤差，其中所述第二可變時鐘的頻率和所述參考時鐘的頻率的比例為所述分頻比；

濾波器，用以對所述相位誤差進行濾波處理以產生頻率控制信號；

n級環形振蕩器，用以依據所述頻率控制信號產生n個可變時鐘，所述n個可變時鐘彼此頻率皆相同且相位皆不同，其中所述n個可變時鐘的其中之一被作為所述第一可變時鐘，其中n為大于1的整數；以及

基于相位的分頻器，用以依據所述n個可變時鐘以及預設偏移量產生所述第二可變時鐘；

所述第二可變時鐘的周期與所述第一可變時鐘的周期的比例為(a+n)/n，其中a為所述預設偏移量，其中a及所述分頻比為整數。

2.如權利要求1所述的鎖相環，其特征在于，所述基于相位的分頻器包括：

第一觸發器，用來輸出第一選值，其中所述第一觸發器依據所述第二可變時鐘的上升沿以及取模后選值來產生所述第一選值；

加法單元，用來對所述第一選值以及所述預設偏移量進行加法運算以產生預設偏移量累加值；

取模單元，以n對所述預設偏移量累加值進行取模運算以產生所述取模后選值；

第二觸發器，用來輸出第二選值，其中所述第二觸發器依據所述第二可變時鐘的下降沿以及取模后選值來產生所述第二選值；

第一復用器，用來依據所述第一選值將所述n個可變時鐘的其中之一輸出為第一選取可變時鐘；

第二復用器，用來依據所述第二選值將所述n個可變時鐘的其中之一輸出為第二選取可變時鐘；以及

或門，用來依據所述第一選取可變時鐘和所述第二選取可變時鐘進行或處理以輸出所述第二可變時鐘。

3.如權利要求1所述的鎖相環，其特征在于，所述相位誤差產生器包括：

分頻單元，用來依據所述分頻比對所述第二可變時鐘進行分頻以產生分頻后第二可變時鐘；以及

鑒相器，用以依據所述參考時鐘以及所述分頻后第二可變時鐘產生所述相位誤差。

4.如權利要求1所述的鎖相環，其特征在于，所述相位誤差產生器包括：

參考相位累加器，用來依據所述參考時鐘累加所述分頻比以產生參考相位，所述參考相位代表所述參考時鐘的相位信息；

可變相位累加器，用來依據所述第二可變時鐘累加1以產生可變相位，所述可變相位代表所述第二可變時鐘的相位信息；以及

鑒相器，用以依據所述參考相位以及所述可變相位產生所述相位誤差。

5.如權利要求1所述的鎖相環，其特征在于，所述n個可變時鐘的時鐘周期為T，且所述n個可變時鐘的相位以T/n的相位差等距錯開。

6.如權利要求5所述的鎖相環，其特征在于，當所述預設偏移量大于0時，所述第二可變時鐘的頻率高于所述第一可變時鐘的頻率；當所述預設偏移量小于0時，所述第二可變時鐘的頻率低于所述第一可變時鐘的頻率。

7.如權利要求5所述的鎖相環，其特征在于，當所述n個可變時鐘的占空比皆為50％時，所述第二可變時鐘的占空比不為50％。

8.如權利要求5所述的鎖相環，其特征在于，當所述n個可變時鐘的占空比皆為50％時，所述第二可變時鐘的時鐘周期中，高電平和低電平的時間長度差為a*(T/n)。

9.如權利要求5所述的鎖相環，其特征在于，當所述n個可變時鐘的占空比皆為50％且所述預設偏移量大于0時，所述第二可變時鐘的時鐘周期中的低電平的時間長度等于所述n個可變時鐘中任一個的時鐘周期中的低電平的時間長度；當所述n個可變時鐘的占空比皆為50％且所述預設偏移量小于0時，所述第二可變時鐘的時鐘周期中的高電平的時間長度等于所述n個可變時鐘中任一個的時鐘周期中的高電平的時間長度。