[發明專利]半導體器件及其制作方法

有效

• 申請號: 202010933260.X
• 申請日: 2020-09-08
• 公開（公告）號: CN113311536B
• 公開（公告）日: 2023-10-13
• 發明（設計）人: 陳怡臻;曾李全;林詩瑋
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: G02B6/12
• 分類號: G02B6/12;G02B6/13;G02B6/132
• 代理公司: 南京正聯知識產權代理有限公司 32243
• 代理人: 王素琴

提供一種半導體器件及其形成方法。所述半導體器件包括位于襯底之上的波導。所述半導體器件包括位于襯底之上的第一介電結構，其中波導的一部分位于第一介電結構中。所述半導體器件包括位于波導下方的第二介電結構，其中第二介電結構的第一側壁鄰近襯底的第一側壁。

技術領域

本發明的實施例是涉及一種半導體器件及其制作方法，且是涉及一種包括波導的半導體器件及其制作方法。

背景技術

半導體器件用于例如移動電話、膝上型計算機(laptop)、臺式計算機 (desktop)、平板電腦(tablet)、手表、游戲系統及各種其他工業、商業及消費性電子組件(consumerelectronics)等眾種電子器件。半導體器件一般包括半導體部分及形成在半導體部分內的配線部分。

發明內容

在一些實施例中，提供一種半導體器件。所述半導體器件包括位于襯底之上的波導。半導體器件包括位于襯底之上的第一介電結構，其中波導的一部分位于第一介電結構中。所述半導體器件包括位于波導下方的第二介電結構，其中第二介電結構的第一側壁鄰近襯底的第一側壁。

在一些實施例中，提供一種形成半導體器件的方法。所述方法包括在襯底之上形成第一介電結構，其中波導的一部分位于第一介電結構中。所述方法包括在波導下方形成第二介電結構。襯底的第一部分鄰近第二介電結構的第一側。襯底的第二部分鄰近第二介電結構的第二側。所述方法包括移除襯底的第一部分以在第一介電結構與襯底之間產生空隙，其中第二介電結構抑制對襯底的第二部分的移除。

在一些實施例中，提供一種形成半導體器件的方法。所述方法包括在襯底中形成第一溝槽。所述方法包括在第一溝槽中形成第一介電結構。襯底的第一部分鄰近第一介電結構的第一側。襯底的第二部分鄰近第一介電結構的第二側。所述方法包括在襯底的第一部分及襯底的第二部分之上形成第二介電結構，其中波導的一部分位于第二介電結構中。所述方法包括移除襯底的第一部分，以在第二介電結構與襯底之間產生空隙，其中第一介電結構抑制對襯底的第二部分的移除。

附圖說明

結合附圖閱讀以下詳細說明，會最好地理解本公開的方面。注意，根據本行業中的標準慣例，各種特征并未按比例繪制。事實上，為論述清晰起見，可任意增大或減小各種特征的尺寸。

圖1A至圖1C示出根據一些實施例的處于制造階段的半導體器件。

圖2A至圖2C示出根據一些實施例的處于制造階段的半導體器件。

圖3A至圖3C示出根據一些實施例的處于制造階段的半導體器件。

圖4A至圖4D示出根據一些實施例的處于制造階段的半導體器件。

圖5A至圖5E示出根據一些實施例的處于制造階段的半導體器件。

圖6A至圖6C示出根據一些實施例的處于制造階段的半導體器件。

圖7A至圖7F示出根據一些實施例的處于制造階段的半導體器件。

圖8A至圖8F示出根據一些實施例的處于制造階段的半導體器件。

圖9A至圖9D示出根據一些實施例的處于制造階段的半導體器件。

圖10A至圖10E示出根據一些實施例的處于制造階段的半導體器件。

圖11A至圖11C示出根據一些實施例的處于制造階段的半導體器件。

圖12A至圖12C示出根據一些實施例的處于制造階段的半導體器件。

圖13A至圖13C示出根據一些實施例的處于制造階段的半導體器件。

圖14A至圖14C示出根據一些實施例的處于制造階段的半導體器件。