[發明專利]橫向雙擴散晶體管的制造方法

有效

• 申請號: 202010926432.0
• 申請日: 2020-09-07
• 公開（公告）號: CN111987166B
• 公開（公告）日: 2022-09-20
• 發明（設計）人: 葛薇薇
• 申請（專利權）人: 杰華特微電子股份有限公司
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L21/336;H01L29/06
• 代理公司: 北京成創同維知識產權代理有限公司 11449
• 代理人: 蔡純;張靖琳

本發明涉及半導體功率器件技術領域，提供了一種橫向雙擴散晶體管的制造方法，利用多次離子注入(斜向角度注入)在襯底上的注入區及注入區之間的交疊區形成第一摻雜類型的漂移區，該漂移區的摻雜濃度以該交疊區的中心沿溝道方向向兩端呈梯度遞減變化(線性變摻雜濃度)的分布，使形成器件以該漂移區的中心軸線呈左右對稱的結構。既提高了器件的擊穿電壓，又保證了足夠的雜質摻雜濃度，從而使器件有較小的導通電阻，改善了形成器件的性能，避免了現有技術中利用特制的具有特定窗口設計的掩膜版形成線性變摻雜漂移區，節約了制造成本，而且可通過工藝控制離子注入的次數和角度來控制該漂移區摻雜濃度的線性分布，以此提高了該制造方法的適用性。

技術領域

本發明涉及半導體功率器件技術領域，具體涉及一種橫向雙擴散晶體管的制造方法。

背景技術

集成高壓橫向擴散金屬氧化物半導體(laterally diffused metal oxidesemiconductor，LDMOS)器件是指具有橫向溝道結構和漂移區的高壓MOS，這類器件的漏極，柵極和源極都位于芯片的表面，它是橫向的高壓BCD工藝(在同一芯片上制作雙極管(bipolar)，互補金屬氧化物半導體(Complementary Metal Oxide Semiconductor，CMOS)和DMOS器件的工藝)平臺中最關鍵的集成器件。在高壓芯片(High voltage interiorcommunications，HVIC)中，高壓LDMOS一般用作開關器件，對于開關器件而言，如何實現滿足應用要求的高阻斷耐壓和低的開態導通電阻是器件結構優化的終極目標。在滿足高的阻斷耐壓前提下，越低的導通電阻就意味著可獲得越高效的器件平面面積利用率，進而意味著性能的提高和成本的降低。

然而阻斷耐壓和導通電阻這兩個參數之間又有著不可調和的矛盾。一般來說實現高耐壓的LDMOS需要輕摻雜和長的漂移區結構，而輕摻雜和長漂移區會導致高的漂移區電阻，使得開態導通電阻難以降低。目前的LDMOS大多采用了降低表面電場(Reducedsurfacefield，resurf)技術的LDMOS結構并結合場板來實現高的阻斷耐壓和導通電阻的折中和最優化。

另外，在1992年陳星弼院士曾在固態電子期刊上發表的文章中提出了采用橫向變摻雜(Variable Lateral Doping，VLD)結構以改變器件的表面電場分布，并在理論上計算得到了橫向變化的漂移區的摻雜濃度會使得器件平面結的擊穿電壓和比導通電阻的關系得到優化。而VLD技術是通過優化漂移區摻雜劑量或濃度線性變化的分布來獲得均勻的表面電場，但由于現有的工藝上實現橫向變摻雜的方法是將掩膜版制成特定的窗口，通過在窗口中注入一定的摻雜劑量，從而形成表面離子的線性分布，故該技術的關鍵在于掩膜版的制作，由此就造成了VLD技術的應用困難。

發明內容

為了解決上述技術問題，本發明提供了一種橫向雙擴散晶體管的制造方法，可以改善形成器件的性能，節約制造成本。

根據本發明提供的一種橫向雙擴散晶體管的制造方法，包括：

利用多次離子注入在襯底上的注入區及注入區之間的交疊區形成第一摻雜類型的漂移區，該漂移區的摻雜濃度以該交疊區的中心沿溝道方向向兩端呈梯度遞減變化；

在前述襯底上依次形成柵氧化層和多晶硅層，通過蝕刻形成間隔設置的柵極結構，該柵極結構定義出多個源區和前述漂移區；

在每個源區依次進行離子注入形成第二摻雜類型的阱區，每個前述的柵極結構均位于該阱區和前述漂移區之間，且和與該柵極結構相鄰近的該阱區和漂移區接觸；

在每個前述的阱區中依次進行離子注入形成至少一個N型區和一個P型區，以及利用離子注入在前述漂移區中交疊區的中心區域形成一個N型區；

在前述源區、前述柵極結構和前述漂移區分別形成金屬接觸對應引出源極電極、柵極電極和漏極電極，

形成的該橫向雙擴散晶體管是以前述漂移區的中心軸線呈左右對稱的結構。