[發明專利]用于減少因曝光不均勻所導致的布局失真的方法與系統

在審

• 申請號: 202010876357.1
• 申請日: 2020-08-27
• 公開（公告）號: CN112445081A
• 公開（公告）日: 2021-03-05
• 發明（設計）人: 陸埼達;廖家輝;林宜弘;蔡啟銘
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: G03F7/20
• 分類號: G03F7/20
• 代理公司: 北京律盟知識產權代理有限責任公司 11287
• 代理人: 李春秀

本發明實施例涉及用于減少因曝光不均勻所導致的布局失真的方法與系統。根據本發明的一些實施例，提供一種用于調整設計布局的方法、非暫時性計算機可讀存儲媒體及系統。所述方法包括：接收設計布局，包含所述設計布局的外圍區域中的特征；根據工件的曝光場中的曝光分布確定與所述外圍區域相關聯的第一補償值；及通過根據所述補償值修改所述特征的形狀來調整所述設計布局。

技術領域

本發明實施例涉及用于減少因曝光不均勻所導致的布局失真的方法與系統。

背景技術

在先進半導體技術中，不斷減小的裝置大小及日益復雜的電路設計已使集成電路(IC)的設計及制造更具挑戰及更昂貴。為了以較小覆蓋區及較低功耗追求更好的裝置性能，已研究先進的光刻技術(例如，極紫外(EUV)光刻)作為制造具有30nm或更小的線寬的半導體裝置的方法。EUV光刻采用掩模來控制EUV輻射下對襯底的照射以在所述襯底上形成圖案。

盡管現存光刻技術已改進，但其仍然無法滿足許多方面的要求。例如，需要改進EUV光刻中所使用且經由掩模控制的輻射束的質量。

發明內容

根據本發明的一實施例，一種方法，其包括：接收設計布局，包括所述設計布局的外圍區域中的特征；根據工件的曝光場中的曝光分布確定與所述外圍區域相關聯的第一補償值；及通過根據所述補償值修改所述特征的形狀來調整所述設計布局。

根據本發明的一實施例，一種非暫時性計算機可讀存儲媒體，其包括在由處理器執行時執行以下步驟的指令：接收設計布局，包括所述設計布局的外圍區域中的特征；根據薄膜組合件的反射率確定與所述外圍區域相關聯的第一補償值，所述薄膜組合件放置于根據所述設計布局制造的掩模上方；及通過根據所述第一補償值修改所述特征的形狀來調整所述設計布局。

根據本發明的一實施例，一種系統，其包括處理器及包含指令的一或多個程序，所述指令在由所述處理器執行時導致所述系統：接收設計布局，包括所述設計布局的外圍區域中的特征；根據工件的曝光場中的曝光分布確定與所述外圍區域相關聯的第一補償值；通過根據所述補償值修改所述特征的形狀來調整所述設計布局；及執行將所述特征的所述形狀轉印到所述工件的光刻操作。

附圖說明

當結合附圖閱讀時，從以下實施方式更好理解本揭露的方面。應注意，根據行業中的標準實踐，各種構件不按比例繪制。事實上，為清晰論述，各種構件的尺寸可任意增大或減小。

圖1是展示根據一些實施例的集成電路(IC)制造系統的示意圖。

圖2A是根據一些實施例的光刻系統的示意圖。

圖2B是根據一些實施例的半導體晶片的示意性俯視圖。

圖3是展示根據一些實施例的圖1的集成電路(IC)制造系統中的數據準備塊的示意圖。

圖4A及圖4B是根據一些實施例的經歷布局外圍調整操作的設計布局的示意圖。

圖5是說明根據一些實施例的布局外圍調整操作的示意圖表。

圖6是根據一些實施例的制造掩模的方法的流程圖。

圖7是根據一些實施例的制造半導體裝置的方法的流程圖。

圖8是根據一些實施例的實施光刻方法的系統的示意圖。

具體實施方式

以下揭露提供用于實施所提供標的物的不同構件的許多不同實施例或實例。在下文描述組件及布置的特定實例以簡化本揭露。當然，這些僅為實例且并不希望為限制性的。例如，在以下描述中，在第一構件上方或上形成第二構件可包含其中第一構件及第二構件形成為直接接觸的實施例，且也可包含其中額外構件可形成于第一構件與第二構件之間，使得第一構件及第二構件可不直接接觸的實施例。另外，本揭露可在各種實例中重復參考數字及/或字母。此重復是出于簡單及清晰的目的且本身并不指示所論述的各種實施例及/或配置之間的關系。