[發明專利]數據傳輸系統、數據存儲系統

有效

• 申請號: 202010858182.1
• 申請日: 2020-08-24
• 公開（公告）號: CN112068467B
• 公開（公告）日: 2022-01-14
• 發明（設計）人: 黃國臣;王俊杰;王宇成
• 申請（專利權）人: 國微集團（深圳）有限公司
• 主分類號: G05B19/042
• 分類號: G05B19/042
• 代理公司: 深圳市康弘知識產權代理有限公司 44247
• 代理人: 尹彥

本發明公開了一種數據傳輸系統、數據存儲系統。其中數據傳輸系統包括多個順次串聯的FPGA裝置，所述FPGA裝置包括數據采集通道、兩條用于與相鄰的FPGA裝置進行連接的雙向數據傳輸通道、與接收設備連接的數據發送通道。本發明實現了傳輸帶寬的靈活擴展，使得傳輸帶寬不受單個硬件的極限限制，可以進行較大范圍的擴展。

技術領域

本發明涉及數據傳輸、存儲技術，尤其涉及一種可以靈活擴展帶寬的數據傳輸系統，以及基于該數據傳輸系統可以靈活擴展存儲容量的存儲系統。

背景技術

在大數據采集與儲存應用場景中，對數據傳輸帶寬、存儲帶寬和存儲容量具有較高的要求。現有技術一般采用提高存儲器的工作時鐘頻率的方法來提高存儲帶寬，以及采用增加存儲器數量的方法提高存儲容量。這種方式受存儲器的硬件條件限制，在一些要求較高的存儲場合，導致無法解決快速大容量存儲的問題。

因此如何提供一種架構簡單且能夠滿足存儲帶寬和存儲容量擴展的存儲系統是業界亟待解決的問題。

發明內容

為了解決現有技術中數據傳輸帶寬受硬件限制難以靈活擴展的技術問題，本發明提出了一種數據傳輸系統、數據存儲系統。

本發明提出的數據傳輸系統，包括多個順次串聯的FPGA裝置，所述FPGA裝置包括數據采集通道、兩條用于與相鄰的FPGA裝置進行連接的雙向數據傳輸通道、與接收設備連接的數據發送通道。

進一步，所述FPGA裝置還包括用于控制數據流向的控制邏輯模塊。

進一步，所述接收設備為至少一個存儲器。

進一步，所述控制邏輯模塊包括三個通過配置總線相互連接的通道選擇器。

進一步，同一個控制邏輯模塊的每一個通道選擇器接收三路的數據輸入并控制一路數據輸出，所述三路的數據輸入分別為數據采集通道的一路數據輸入以及兩條雙向數據傳輸通道中由相鄰的FPGA裝置朝向該控制邏輯模塊所在的FPGA裝置的兩路數據輸入；三個通道選擇器的一路數據輸出分別為數據發送通道的一路輸出以及兩條雙向數據傳輸通道中朝向相鄰的FPGA裝置的兩路數據輸出。

進一步，所述FPGA通過數據采集通道與數據采集硬件模塊一一對應連接。

本發明提出的數據存儲系統，采用了上述技術方案所述的數據傳輸系統。

該數據存儲系統進一步包括主控FPGA裝置，所述主控FPGA裝置獲取與各FPGA裝置連接的存儲器的剩余容量，生成流向配置信息并發送給各FPGA裝置。

本發明解決了現有技術中數據采集時受傳輸帶寬的限制無法進行靈活擴展的問題，通過多個FPGA裝置串聯，實現了更大可能性以及更高靈活性的傳輸帶寬的擴展，當FPGA裝置的數據進一步傳遞給對應的存儲器時，就實現了靈活的存儲帶寬以及存儲容量的靈活擴展問題，即使得部分FPGA的數據采集通道的數據速率和數據量超過自身存儲器的存儲帶寬和存儲容量時，可共享使用其它FPGA的存儲帶寬和存儲空間，很好地解決了數據存儲通道和存儲容量易于擴展的問題。

附圖說明

下面結合實施例和附圖對本發明進行詳細說明，其中：

圖1為本發明數據傳輸系統的結構示意圖。

圖2為本發明數據存儲系統的結構示意圖。

圖3為本發明控制邏輯模塊的結構示意圖。

具體實施方式

為了使本發明所要解決的技術問題、技術方案及有益效果更加清楚明白，以下結合附圖及實施例，對本發明進行進一步詳細說明。應當理解，此處所描述的具體實施例僅僅用以解釋本發明，并不用于限定本發明。