[發(fā)明專利]一種啞金屬填充方法

有效

• 申請(qǐng)?zhí)枺?/td>: 201110427611.0
• 申請(qǐng)日: 2011-12-19
• 公開（公告）號(hào): CN102521460A
• 公開（公告）日: 2012-06-27
• 發(fā)明（設(shè)計(jì)）人: 吳玉平;陳嵐;葉甜春
• 申請(qǐng)（專利權(quán)）人: 中國(guó)科學(xué)院微電子研究所
• 主分類號(hào): G06F17/50
• 分類號(hào): G06F17/50
• 代理公司: 北京市德權(quán)律師事務(wù)所 11302
• 代理人: 劉麗君

技術(shù)領(lǐng)域

本發(fā)明涉及一種啞金屬填充方法，特別涉及一種針對(duì)光刻畸變的啞金屬填充方法。

背景技術(shù)

化學(xué)機(jī)械拋光是集成電路制造工藝流程的重要步驟，隨著集成電路制造工藝進(jìn)入65-45nm工藝節(jié)點(diǎn)之后，互連線已經(jīng)成為影響芯片性能和可靠性的決定性因素。由于金屬和絕緣介質(zhì)的硬度的差異，化學(xué)機(jī)械拋光會(huì)引起銅互連線及介質(zhì)層的厚度偏差，而這些偏差又會(huì)給互連線的電學(xué)參數(shù)帶來負(fù)面影響，進(jìn)而影響到芯片的性能和可靠性。為減小化學(xué)機(jī)械拋光后的芯片表面厚度波動(dòng)而進(jìn)行的冗余啞金屬填充。

冗余啞金屬填充，一方面會(huì)造成互連線電容的增長(zhǎng)而給芯片的電特性帶來負(fù)面影響，這在現(xiàn)有的冗余啞金屬填充過程中已有所考慮；另一方面由于深納米級(jí)光刻畸變的原因冗余啞金屬填充可能會(huì)給已有金屬互連線的圖形造成畸變引起互連線金屬圖形局部變窄或變寬，使得互連線引起的寄生電阻變大或變小，填充金屬和互連線金屬圖形之間的實(shí)際寄生電容因?yàn)榻饘賵D形之間實(shí)際距離與理想距離之間存在一定的差異而比理想估算的寄生電容偏大或偏小，這種寄生電阻的變化和電容估算的差異會(huì)引起電路性能估算的差異。

發(fā)明內(nèi)容

為解決現(xiàn)有技術(shù)中存在的上述問題，本發(fā)明提供了一種優(yōu)化填充冗余啞金屬的填充方法，解決現(xiàn)有填充方法中光刻畸變引起的金屬互連線寄生電阻和寄生電容變化影響電路性能的問題。

具體技術(shù)方案由如下步驟實(shí)現(xiàn)：

一種啞金屬填充方法，包括如下步驟：

A光刻仿真一半導(dǎo)體物理版圖，得到畸變的半導(dǎo)體物理版圖數(shù)據(jù)；

B對(duì)所述畸變的半導(dǎo)體物理版圖數(shù)據(jù)進(jìn)行寄生參數(shù)提取，得到包含寄生元器件的電路網(wǎng)表；

C通過電路仿真對(duì)所述畸變的半導(dǎo)體物理版圖的電路進(jìn)行瞬態(tài)分析，得到瞬態(tài)分析結(jié)果；

E根據(jù)所述電路節(jié)點(diǎn)的延時(shí)極限和等效電學(xué)信息，在引入冗余啞金屬填充給所述畸變的物理版圖的線網(wǎng)后，計(jì)算所述電路節(jié)點(diǎn)承載的極限寄生電容；

F以所述電路節(jié)點(diǎn)極限寄生電容為上限、多次調(diào)整啞金屬填充方法，優(yōu)化半導(dǎo)體物理版圖的芯片的機(jī)械平整度。

優(yōu)選地，步驟D中所述電路節(jié)點(diǎn)的延時(shí)極限根據(jù)如式(1)所示計(jì)算：

Tdealylimit，n??＝k/fclk；

其中，Tdealylimit，n為所述畸變的物理版圖的線網(wǎng)n上的延時(shí)極限；fclk為線網(wǎng)n直接關(guān)聯(lián)的時(shí)鐘信號(hào)頻率；k為常數(shù)，其取值范圍一般在[0.01，0.10]之間。

優(yōu)選地，所述等效電學(xué)信息包括電路節(jié)點(diǎn)等效寄生電容和電路節(jié)點(diǎn)等效導(dǎo)通電阻。

優(yōu)選地，所述電路節(jié)點(diǎn)等效寄生電容為所有線網(wǎng)的現(xiàn)有寄生電容之和，即包括所述線網(wǎng)的器件連接到所述線網(wǎng)的寄生電容和所述線網(wǎng)互連線之間的寄生電容。

優(yōu)選地，所述線網(wǎng)n的器件連接到所述線網(wǎng)的寄生電容按照如式(2)所示計(jì)算；

Cnet.n，exist，dev＝∑Cnet.n，exist，dev，i

(2)

其中，

i＝1，2，3，…，Nnet，n，dev_cnum；

Nnet，n，dev_cnum為線網(wǎng)n上器件引起的寄生電容數(shù)量；

Cnet.n，exist，dev為所述線網(wǎng)n的器件連接到所述線網(wǎng)的寄生電容。

優(yōu)選地，所述線網(wǎng)互互連線之間的寄生電容計(jì)算按照如式(3)所示計(jì)算；

Cnet.n，exist，wire＝∑Cnet.n，exist，wire，i

(3)

其中，

i＝1，2，3，…，Nnet，n，wire_cnum；

Nnet，n，wire_cnum為所述線網(wǎng)n上互連線引起的寄生電容數(shù)量；

Cnet.n，exist，wir為所述線網(wǎng)n互連線之間的寄生電容。

優(yōu)選地，所述電路節(jié)點(diǎn)等效導(dǎo)通電阻的計(jì)算方法包括如下步驟：

A計(jì)算電源到所述線網(wǎng)的對(duì)應(yīng)節(jié)點(diǎn)之間的對(duì)電源等效電阻；

B計(jì)算地線到線網(wǎng)的對(duì)應(yīng)節(jié)點(diǎn)之間的對(duì)地等效電阻；

C在所述對(duì)電源等效電阻和所述對(duì)地等效電阻中，選取最大值為所述電路節(jié)點(diǎn)等效導(dǎo)通電阻。

優(yōu)選地，所述線網(wǎng)極限寄生電容按如下式(4)計(jì)算：

Cnet，n，extra_limit＝Tdealylimit，n/Ron-Cnet.n，exist

其中，

Tdealylimit，n為線網(wǎng)n的延時(shí)極限；

Ron為所述線網(wǎng)等效導(dǎo)通電阻；

Cnet.n，exist為線網(wǎng)n的等效寄生電容；