[發明專利]半導體裝置結構

在審

• 申請號: 202010849573.7
• 申請日: 2020-08-21
• 公開（公告）號: CN112420840A
• 公開（公告）日: 2021-02-26
• 發明（設計）人: 江國誠;潘冠廷;蘇煥杰;朱熙甯;王志豪
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L29/06;H01L27/088
• 代理公司: 隆天知識產權代理有限公司 72003
• 代理人: 聶慧荃;閆華

一種半導體裝置結構，包括鰭狀結構、硬掩模層、柵極結構及源極/漏極結構。鰭狀結構形成于基板之上；硬掩模層形成于鰭狀結構之上；柵極結構，形成圍繞硬掩模層及鰭狀結構，且柵極結構的部分介于鰭狀結構及硬掩模層之間；源極/漏極結構形成于鄰近柵極結構。

技術領域

本發明實施例涉及一種半導體裝置的制造方法，尤其涉及一種環繞柵極結構的形成方法。

背景技術

電子工業經歷了對于更小及更快的電子裝置需求不斷增加，其可同時支持更多的越來越復雜的功能。因此，半導體工業的具有制造低成本、高效能及低功率集成電路(integrated circuits，ICs)的持續趨勢。截至目前為止，通過縮小半導體集成電路尺寸(例如最小部件尺寸)可達成大部分這些目標，且因此改善了制造效率及降低了相關成本。然而，如此縮小使得半導體制造工藝中復雜性增加。因此，實現半導體集成電路及裝置持續進展需要半導體制造工藝及科技也有類似的發展。

近來，提出了多柵極裝置以通過增加柵極-通道耦合、減少截止狀態電流以及減少短通道效應(short-channel effects(SCEs)來改善柵極控制。所提出的這樣的多柵極裝置之一為環繞柵極晶體管(gate-all around transistor，GAA)。環繞柵極裝置之名來自于因柵極可延伸環繞通道區域，提供從二或四側進接至通道。環繞柵極裝置與常規的互補式金屬氧化物半導體(complementary metal-oxide-semiconductor，CMOS)工藝相容。然而，整合制造環繞柵極部件圍繞納米線可能具有挑戰性。例如，盡管現行方法在許多方面都令人滿意，但仍需要持續的改善。

發明內容

本發明實施例的目的在于提供一種半導體裝置結構，以解決上述至少一個問題。

本發明實施例包括一種半導體裝置結構，包括鰭狀結構、硬掩模層、柵極結構及源極/漏極結構。鰭狀結構形成于基板之上；硬掩模層形成于鰭狀結構之上；柵極結構形成圍繞硬掩模層及鰭狀結構，且柵極結構的部分介于鰭狀結構及硬掩模層之間；源極/漏極結構形成于鄰近柵極結構。

本發明實施例的有益效果在于，半導體裝置結構可包括形成硬掩模層于鰭狀結構之上，以及形成柵極結構包圍硬掩模層及鰭狀結構，且部分柵極結構可介于鰭狀結構及硬掩模層之間。硬掩模層在形成柵極結構時可保護鰭狀結構。因此，可降低半導體裝置的臨界電壓變異，且可增加半導體裝置的效能。

附圖說明

以下將配合所附附圖詳述本發明實施例。應注意的是，各種特征部件并未按照比例繪制且僅用以說明例示。事實上，元件的尺寸可能經放大或縮小，以清楚地表現出本發明實施例的技術特征。

圖1A至圖1O是根據一些實施例示出形成半導體裝置結構的各階段的透視圖。

圖2A及圖2B是根據一些實施例示出形成如圖1L及圖1M所示出的半導體裝置結構的各階段剖面圖。

圖2C-1及圖2C-2是根據一些實施例示出形成如圖1N所示出的半導體裝置結構的剖面圖。

圖3A至圖3D是根據一些實施例示出形成半導體裝置結構的各階段的透視圖。

圖4A-1及圖4A-2是根據一些實施例示出形成如圖3D所示出的半導體裝置結構的剖面圖。

圖5A至圖5D是根據一些實施例示出形成半導體裝置結構的各階段的透視圖。

圖6A-1及圖6A-2是根據一些實施例示出形成如圖5D所示出的半導體裝置結構的剖面圖。

附圖標記如下：

100a,100b,100c:半導體裝置結構

102:基板

104:第一半導體材料