[發明專利]平均間隔發生器

在審

• 申請號: 202010848305.3
• 申請日: 2020-08-21
• 公開（公告）號: CN112466360A
• 公開（公告）日: 2021-03-09
• 發明（設計）人: 野口英和
• 申請（專利權）人: 美光科技公司
• 主分類號: G11C11/406
• 分類號: G11C11/406
• 代理公司: 北京律盟知識產權代理有限責任公司 11287
• 代理人: 王龍

本申請涉及平均間隔發生器。本文公開了一種設備，所述設備包含：第一電路，其經配置以響應于輸入信號而生成第一次數的第一信號；第二電路，其經配置以在每當激活所述第一信號時生成具有第二數值的第二信號；以及第三電路，其經配置以接收所述第二信號以更新通過累加所述第二數值而獲得的計數值，經配置以在每當所述計數值達到第三數值時生成第三信號，并且經配置以在所述計數值達到所述第三數值時更新通過累加所述第二數值并減去所述第三數值而獲得的所述計數值。

技術領域

本公開總體上涉及半導體裝置，尤其涉及平均間隔發生器。

背景技術

當訪問集中在如DRAM(動態隨機存取存儲器)的半導體裝置中的同一字線上時，連接到相鄰字線的存儲單元的信息存儲特性可能減少。因此，為了防止連接到相鄰字線的存儲單元中的信息丟失，在一些情況下，除了正常刷新操作之外還額外執行相關存儲單元的刷新操作。此額外刷新操作被稱為“行錘刷新(row hammer refresh)”。因為行錘刷新操作中斷正常刷新操作，所以執行行錘刷新操作的時機成為問題。

發明內容

本申請的一個方面涉及一種設備，其中所述設備包括：第一電路，其經配置以響應于輸入信號生成第一時間數值的第一信號；第二電路，其經配置以在每當激活所述第一信號時生成具有第二數值的第二信號；以及第三電路，其經配置以接收所述第二信號以更新通過累加所述第二數值獲得的計數值，經配置以每當所述計數值達到第三數值時生成第三信號，并且經配置以在所述計數值達到所述第三數值時更新通過累加所述第二數值并減去所述第三數值而獲得的所述計數值。

本申請的另一個方面涉及一種設備，其中所述設備包括：脈沖發生器，其經配置以響應于輸入信號生成第一次數的第一脈沖信號；第一計數器電路，其經配置以在每當激活所述第一脈沖信號時更新第一計數值，并且經配置以在每當所述第一計數值達到第一預定值時生成第二脈沖信號并將所述第一計數值重置為初始值；以及第二計數器電路，其經配置以在每當激活所述第二脈沖信號時更新第二計數值，并且經配置以在每當所述第二計數值達到第二預定值時生成第三脈沖信號并將所述第二計數值重置為初始值，其中所述第一數目以及所述第一預定值和所述第二預定值中的至少一個是彼此不可整除的。

本申請的另一個方面涉及一種設備，其中所述設備包括：輸出電路，其經配置以生成指示第一數值的第一信號和指示第二數值的第二信號；第一加法器電路，其經配置以在每當激活第一脈沖信號時通過累加所述第一數值來更新第一計數值，并且經配置以在每當所述第一計數值達到第一預定值時生成載波信號并將所述第一計數值重置為初始值；以及第二加法器電路，其經配置以在每當激活所述第一脈沖信號時通過累加所述第二數值來更新第二計數值，經配置以響應于所述載波信號遞增所述第二計數值，以及經配置以在每當所述第二計數值達到第二預定值時生成第二脈沖信號并將所述第二計數值重置為初始值。

附圖說明

圖1是根據本公開的實施例的半導體裝置的框圖。

圖2是用于解釋刷新控制電路的配置的框圖。

圖3A是展示行錘地址存儲電路的實例的框圖。

圖3B是展示從地址轉換器輸出的信號的實例的圖。

圖4A和4B是展示在內部刷新信號被激活40次的期間執行12個行錘刷新操作的實例的時序圖。

圖5A和5B是展示在內部刷新信號被激活45次的期間執行12個行錘刷新操作的實例的時序圖。

圖6是展示根據第一實例的平均間隔發生器的配置的框圖。

圖7是圖6中所示的計數器電路的電路圖。

圖8A和8B是展示在使用圖6中所示的平均間隔發生器的情況下內部刷新信號的出現次數與計數值之間的關系的表。

圖9是展示根據第二實例的平均間隔發生器的配置的框圖。