[發明專利]用于提供多相時鐘的設備和方法

在審

• 申請號: 202010837124.0
• 申請日: 2020-08-19
• 公開（公告）號: CN112489704A
• 公開（公告）日: 2021-03-12
• 發明（設計）人: 三堀真吾;前健治
• 申請（專利權）人: 美光科技公司
• 主分類號: G11C7/22
• 分類號: G11C7/22
• 代理公司: 北京律盟知識產權代理有限責任公司 11287
• 代理人: 王龍

1.一種設備，其包括：

多個時鐘電路，每個時鐘電路包含輸入節點、輸出節點、復位節點和控制時鐘節點，所述多個時鐘電路中的每個時鐘電路被配置成基于所述輸入節點處的相應的輸入在所述輸出節點處提供相應的輸出時鐘，所述多個時鐘電路中的第一個時鐘電路被配置成在所述輸入節點處接收命令；

第一控制電路，所述第一控制電路包含第一輸入和第二輸入以及輸出，所述第一控制電路被耦接以在所述第一輸入處接收由除了所述多個時鐘電路中的最后一個時鐘電路之外的所述多個時鐘電路中的一個時鐘電路提供的第一輸出時鐘，并且被耦接以在所述第二輸入處接收復位信號，所述第一控制電路被配置成基于所述第一輸出時鐘和所述復位信號向所述多個時鐘電路中的所述最后一個時鐘電路的所述復位節點提供輸出信號；以及

第二控制電路，所述第二控制電路包含第一輸入和第二輸入以及輸出，所述第二控制電路被耦接以在所述第一輸入處接收控制時鐘，并且被耦接以在所述第二輸入處接收由所述多個時鐘電路中的所述最后一個時鐘電路提供的輸出時鐘，所述第二控制電路被配置成基于所述控制時鐘和所述輸出時鐘向所述多個時鐘電路中的所述最后一個時鐘電路的所述控制時鐘節點提供輸出信號。

2.根據權利要求1所述的設備，其中所述第一控制電路包括OR邏輯門，并且所述第二控制電路包括OR邏輯門。

3.根據權利要求1所述的設備，其中所述多個時鐘電路中的所述第一個時鐘電路包括觸發器電路。

4.根據權利要求1所述的設備，其中所述多個時鐘電路中的所述最后一個時鐘電路包括鎖存器電路。

5.根據權利要求1所述的設備，其中所述多個時鐘電路包括四個時鐘電路，所述四個時鐘電路中的兩個時鐘電路包括觸發器電路，并且所述四個時鐘電路中的另外兩個時鐘電路包括鎖存器電路。

6.根據權利要求1所述的設備，其中所述多個時鐘電路包括第二時鐘電路和第三時鐘電路，所述第二時鐘電路和所述第三時鐘電路被配置成在相應的輸入節點處接收由所述多個時鐘電路中的所述第一個時鐘電路提供的所述第一輸出時鐘，并且所述第三時鐘電路被配置成向所述多個時鐘電路中的所述最后一個時鐘電路的所述輸入節點提供輸出。

7.根據權利要求1所述的設備，其中所述多個時鐘電路包括八個時鐘電路，所述八個時鐘電路中的四個時鐘電路包括觸發器電路，并且所述八個時鐘電路中的另外四個時鐘電路包括鎖存器電路。

8.根據權利要求7所述的設備，其進一步包括：

第三控制電路，所述第三控制電路包含第一輸入和第二輸入以及輸出，所述第三控制電路被耦接以在所述第一輸入處接收由所述多個時鐘電路中的第二個時鐘電路提供的第二輸出時鐘并且被耦接以在所述第二輸入處接收所述復位信號，所述第一控制電路被配置成基于所述第二輸出時鐘和所述復位信號向所述多個時鐘電路中的另一個時鐘電路的所述復位節點提供輸出信號；以及

第四控制電路，所述第四控制電路包含第一輸入和第二輸入以及輸出，所述第四控制電路被耦接以在所述第一輸入處接收所述控制時鐘，并且被耦接以在所述第二輸入處接收由所述多個時鐘電路中的所述另一個時鐘電路提供的輸出時鐘，所述第四控制電路被配置成基于所述控制時鐘和所述輸出時鐘向所述多個時鐘電路中的所述另一個時鐘電路的所述控制時鐘節點提供輸出信號。

9.根據權利要求1所述的設備，其中所述第二控制電路被配置成防止所述多個時鐘電路中的所述最后一個時鐘電路改變其輸出時鐘的時鐘電平。

10.根據權利要求1所述的設備，其中來自所述多個時鐘電路的所述相應的輸出時鐘相對于彼此偏移所述控制時鐘的半個時鐘周期。