[發明專利]半導體封裝結構及其制造方法

有效

• 申請號: 202010826246.X
• 申請日: 2020-08-17
• 公開（公告）號: CN111933533B
• 公開（公告）日: 2021-06-04
• 發明（設計）人: 劉峻;程衛華;肖莉紅
• 申請（專利權）人: 長江存儲科技有限責任公司
• 主分類號: H01L21/50
• 分類號: H01L21/50;H01L23/48;H01L27/108;H01L27/11;H01L27/11524;H01L27/11551;H01L27/1157;H01L27/11578
• 代理公司: 上海專利商標事務所有限公司 31100
• 代理人: 杜娟;駱希聰

1.一種半導體封裝結構的制造方法，其特征在于，包括：

提供第一晶圓；

切割所述第一晶圓獲得多個待封裝芯片，每個所述待封裝芯片包括多種管芯，所述多種管芯的尺寸不同，所述多個待封裝芯片的底部粘連在同一個膜層上；

測試所述多個待封裝芯片，獲得通過測試的已知合格芯片；

提供第二晶圓，所述第二晶圓包括多個控制器電路管芯；以及

混合鍵合所述已知合格芯片與所述控制器電路管芯。

2.如權利要求1所述的制造方法，其特征在于，所述已知合格芯片包括第一鍵合層，所述第一鍵合層包括第一導電觸點和第一介質層；所述控制器電路管芯包括第二鍵合層，所述第二鍵合層包括第二導電觸點和第二介質層；

混合鍵合所述已知合格芯片與所述控制器電路管芯的步驟包括：鍵合所述第一鍵合層和所述第二鍵合層。

3.如權利要求2所述的制造方法，其特征在于，所述第一導電觸點的數量和所述第二導電觸點的數量相同。

4.如權利要求3所述的制造方法，其特征在于，經過所述混合鍵合之后，所述第一導電觸點和所述第二導電觸點一一對應且彼此接觸。

5.如權利要求2所述的制造方法，其特征在于，經過所述混合鍵合之后，所述第一介質層和所述第二介質層彼此接觸。

6.如權利要求2所述的制造方法，其特征在于，鍵合所述第一鍵合層和所述第二鍵合層的步驟包括：通過加熱，加強所述第一導電觸點和所述第二導電觸點之間的鍵合力以及加強所述第一介質層和所述第二介質層之間的鍵合力。

7.如權利要求2所述的制造方法，其特征在于，所述第一導電觸點的頂面和所述第一介質層的頂面處于同一水平面，所述第二導電觸點的頂面和所述第二介質層的頂面處于同一水平面，鍵合所述第一鍵合層和所述第二鍵合層的步驟包括：在不施加外力的條件下，使所述第一導電觸點和所述第二導電觸點相互接觸，以及使所述第一介質層和所述第二介質層相互接觸。

8.如權利要求2所述的制造方法，其特征在于，所述第一導電觸點的頂面低于所述第一介質層的頂面，所述第二導電觸點的頂面低于所述第二介質層的頂面，鍵合所述第一鍵合層和所述第二鍵合層的步驟包括：

使所述第一介質層和所述第二介質層相互接觸；以及

通過加熱融化所述第一導電觸點和所述第二導電觸點，使所述第一導電觸點和所述第二導電觸點相互接觸。

9.如權利要求2所述的制造方法，其特征在于，所述第一導電觸點的頂面高于所述第一介質層的頂面，所述第二導電觸點的頂面高于所述第二介質層的頂面，鍵合所述第一鍵合層和所述第二鍵合層的步驟包括：

使所述第一導電觸點和所述第二導電觸點相互接觸；以及

通過施加外力使所述第一介質層和所述第二介質層相互接觸。

10.如權利要求1所述的制造方法，其特征在于，所述多種管芯包括存儲器管芯。

11.如權利要求10所述的制造方法，其特征在于，所述存儲器管芯適于形成DRAM、SRAM、3D NAND、3D XPoint存儲器件中的一種或任意組合。

12.一種半導體封裝結構，其特征在于，包括：

混合鍵合的第一結構和第二結構；

所述第一結構包括通過測試的已知合格芯片，所述已知合格芯片包括多種管芯，所述多種管芯的尺寸不同，多個待封裝芯片的底部粘連在同一個膜層上；以及

所述第二結構包括控制器電路管芯。

13.如權利要求12所述的半導體封裝結構，其特征在于，所述已知合格芯片包括第一鍵合層，所述第一鍵合層包括第一導電觸點和第一介質層；所述控制器電路管芯包括第二鍵合層，所述第二鍵合層包括第二導電觸點和第二介質層。