[發(fā)明專利]一種基于準(zhǔn)循環(huán)生成矩陣的碼率兼容LDPC編碼器

在審

• 申請?zhí)枺?/td>: 202010826183.8
• 申請日: 2020-08-17
• 公開（公告）號: CN112039535A
• 公開（公告）日: 2020-12-04
• 發(fā)明（設(shè)計）人: 袁瑞佳;謝天嬌;張建華;鄭小松;王娜
• 申請（專利權(quán)）人: 西安空間無線電技術(shù)研究所
• 主分類號: H03M13/11
• 分類號: H03M13/11
• 代理公司: 中國航天科技專利中心 11009
• 代理人: 高志瑞

1.一種基于準(zhǔn)循環(huán)生成矩陣的碼率兼容LDPC編碼器，其特征在于包括：選擇信號產(chǎn)生模塊、移位首向量存儲器模塊和校驗計算模塊；其中，

所述選擇信號產(chǎn)生模塊，根據(jù)編碼器輸入的編碼類型、虛擬填充長度和縮短長度得到當(dāng)前的塊內(nèi)計數(shù)值、分塊計數(shù)值、各移位寄存器的路由選擇信號和校驗選擇輸出信號；

所述移位首向量存儲器模塊，根據(jù)編碼器輸入的編碼類型和選擇信號產(chǎn)生模塊送來的分塊計數(shù)值，計算當(dāng)前碼率下的移位首向量，送入校驗計算模塊的進(jìn)行校驗位的計算；

所述校驗計算模塊，將移位首向量存儲器模塊輸入的移位首向量和當(dāng)前編碼器輸入的信息位相乘，并與上一級移位寄存器的輸出值加和后送入本級移位寄存器，其中，上一級移位寄存器的位置可能隨著碼率和當(dāng)前的分塊計數(shù)不同而不同，由選擇信號產(chǎn)生模塊輸入的路由選擇信號進(jìn)行選擇。

2.根據(jù)權(quán)利要求1所述的基于準(zhǔn)循環(huán)生成矩陣的碼率兼容LDPC編碼器，其特征在于：所述選擇信號產(chǎn)生模塊包括查找表電路、起始計數(shù)值計算電路、結(jié)束計數(shù)值計算電路、塊內(nèi)計數(shù)器、分塊計數(shù)器、輸出選擇電路和移位選擇電路；其中，

查找表電路根據(jù)輸入的編碼類型以查表的方式產(chǎn)生對應(yīng)生成矩陣的3個參數(shù)值，其中，3個參數(shù)值分別是生成矩陣的分塊大小L、檢驗矩陣的行分塊數(shù)量R和校驗矩陣的信息行分塊數(shù)C；

起始計數(shù)值計算電路根據(jù)擬填充長度計算塊內(nèi)計數(shù)起始值和分塊計數(shù)起始值；

結(jié)束計數(shù)值計算電路根據(jù)縮短長度計算分塊計數(shù)結(jié)束值和塊內(nèi)計數(shù)結(jié)束值；

塊內(nèi)計數(shù)器的塊內(nèi)計數(shù)值在編碼開始從塊內(nèi)計數(shù)起始值開始計數(shù)，直到塊內(nèi)計數(shù)值等于L-1時，再從0到L-1進(jìn)行循環(huán)計數(shù)；

分塊計數(shù)器的分塊計數(shù)值在編碼開始從分塊計數(shù)起始值開始計數(shù)，每當(dāng)分塊計數(shù)值等于L-1時，將分塊計數(shù)值加1，直到塊內(nèi)計數(shù)值等于塊內(nèi)計數(shù)結(jié)束值且分塊計數(shù)值等于分塊計數(shù)結(jié)束值時，停止計數(shù)，并向輸出選擇電路發(fā)出幀結(jié)束標(biāo)識；

輸出選擇電路在分塊計數(shù)值小于或等于C-1時，校驗選擇輸出信號輸出0值使得編碼器輸出信息位，當(dāng)分塊計數(shù)值大于C-1時，校驗選擇輸出信號輸出1值使得編碼器輸出校驗位，直到收到分塊計數(shù)器發(fā)送的幀結(jié)束標(biāo)識，將校驗選擇輸出信號輸出0值，結(jié)束校驗位輸出；

移位選擇電路根據(jù)生成矩陣的分塊大小L、檢驗矩陣的行分塊數(shù)量R、校驗矩陣的信息行分塊數(shù)C和校驗選擇輸出信號對校驗計算模塊的移位寄存器的移位鏈接關(guān)系進(jìn)行控制，產(chǎn)生不同上級寄存器的路由選擇信號。

3.根據(jù)權(quán)利要求1所述的基于準(zhǔn)循環(huán)生成矩陣的碼率兼容LDPC編碼器，其特征在于：移位首向量存儲器模塊為ROM結(jié)構(gòu)，由編碼器輸入的編碼類型和分塊計數(shù)值得到當(dāng)前分塊對應(yīng)的ROM讀地址，再根據(jù)ROM讀地址讀取得到當(dāng)前分塊的移位首向量。

4.根據(jù)權(quán)利要求1所述的基于準(zhǔn)循環(huán)生成矩陣的碼率兼容LDPC編碼器，其特征在于：分塊計數(shù)值作為移位首向量存儲器模塊的輸入，用于計算當(dāng)前分塊的移位首向量；路由選擇信號作為校驗計算模塊的輸入，用于控制各移位寄存器的移位和反饋分支的選擇；校驗選擇輸出信號作為校驗計算模塊的輸入，用于控制信息位和校驗位的選擇輸出。

5.根據(jù)權(quán)利要求1所述的基于準(zhǔn)循環(huán)生成矩陣的碼率兼容LDPC編碼器，其特征在于：當(dāng)校驗選擇輸出信號為0時，校驗計算模塊將編碼器輸入的信息位直接輸出；當(dāng)校驗選擇輸出信號為1時，則將移位寄存器的最低位作為校驗位輸出，輸出校驗位的過程中移位寄存器一直進(jìn)行右移操作，所有校驗位因此逐一從移位寄存器的最低位向外輸出。

6.根據(jù)權(quán)利要求2所述的基于準(zhǔn)循環(huán)生成矩陣的碼率兼容LDPC編碼器，其特征在于：分塊計數(shù)起始值等于虛擬填充長度除以生成矩陣的分塊大小L所得的商，塊內(nèi)計數(shù)起始值等于虛擬填充長度除以生成矩陣的分塊大小L所得的余數(shù)。

7.根據(jù)權(quán)利要求2所述的基于準(zhǔn)循環(huán)生成矩陣的碼率兼容LDPC編碼器，其特征在于：分塊計數(shù)結(jié)束值等于R-1減去縮短長度除以L的商，塊內(nèi)計數(shù)結(jié)束值等于L-1減去縮短長度除以L的余數(shù)。