[發明專利]半導體存儲器件及其制造方法

在審

• 申請號: 202010822815.3
• 申請日: 2020-08-14
• 公開（公告）號: CN112635471A
• 公開（公告）日: 2021-04-09
• 發明（設計）人: 孫龍勛
• 申請（專利權）人: 三星電子株式會社
• 主分類號: H01L27/11521
• 分類號: H01L27/11521;H01L27/11551;H01L27/11568;H01L27/11578
• 代理公司: 中科專利商標代理有限責任公司 11021
• 代理人: 李敬文

公開了半導體存儲器件及其制造方法。可以提供該方法，包括：通過在襯底上交替堆疊多個第一絕緣層和多個第二絕緣層來形成模制結構；對模制結構進行圖案化以形成第一溝槽，第一溝槽暴露模制結構的第一內側壁；使用襯底作為種子，在第一溝槽中生長豎直半導體層，使得豎直半導體層覆蓋第一內側壁；對模制結構進行圖案化以形成第二溝槽，第二溝槽暴露模制結構的第二內側壁；通過從模制結構中經由第二溝槽選擇性地去除第二絕緣層來形成多個凹陷；以及使用豎直半導體層作為種子，在相應的凹陷中水平生長多個水平半導體層。

相關申請的交叉引用

本專利申請要求于2019年10月8日向韓國知識產權局遞交的韓國專利申請No.10-2019-0124864的優先權，其公開內容通過引用全部合并于此。

技術領域

本發明構思涉及半導體器件和/或其制造方法，并且更具體地，涉及具有改善的電特性的半導體存儲器件和/或其制造方法。

背景技術

半導體器件已經高度集成以滿足消費者所需的半導體器件的高性能和低制造成本。因為半導體器件的集成是決定產品價格的重要因素，所以對高集成度半導體器件的需求不斷增長。典型的二維或平面半導體器件的集成度主要由單位存儲單元所占據的面積決定，因此它很大程度上受用于形成精細圖案的技術水平的影響。然而，精細圖案化所需的極其昂貴的處理設備可能對于增加二維或平面半導體器件的集成度造成了實際限制。因此，已經提出了具有三維布置的存儲單元的三維半導體存儲器件。

發明內容

本發明構思的一些示例實施例提供了具有改善的電特性和提高的可靠性的三維半導體存儲器件。

本發明構思的一些示例實施例提供了制造具有改善的電特性和提高的可靠性的三維半導體存儲器件的方法。

根據本發明構思的示例實施例，一種制造半導體存儲器件的方法包括：通過在襯底上交替堆疊多個第一絕緣層和多個第二絕緣層來形成模制結構；對所述模制結構進行圖案化以形成第一溝槽，所述第一溝槽暴露所述模制結構的第一內側壁；使用所述襯底作為種子，在所述第一溝槽中生長豎直半導體層，使得所述豎直半導體層覆蓋所述第一內側壁；對所述模制結構進行圖案化以形成第二溝槽，所述第二溝槽暴露所述模制結構的第二內側壁；通過從所述模制結構中經由所述第二溝槽選擇性地去除所述第二絕緣層來形成多個凹陷；以及使用所述豎直半導體層作為種子，在相應的凹陷中水平生長多個水平半導體層。

根據本發明構思的示例實施例，一種半導體存儲器件包括：堆疊結構，包括在襯底上豎直堆疊的多個層，所述多個層中的每個層包括在第一方向上延伸的位線和在第二方向上從所述位線延伸的半導體圖案，所述第二方向與所述第一方向相交；柵電極，穿透所述堆疊結構，并且沿包括在所述多個層中的每個層中的半導體圖案豎直地延伸；以及數據存儲元件，電連接至所述半導體圖案。數據存儲元件可以包括：第一電極，電連接至所述半導體圖案；第二電極，在所述第一電極上；以及介電層，在所述第一電極與所述第二電極之間。半導體圖案可以具有晶格缺陷，所述晶格缺陷從所述半導體圖案的底表面朝向所述半導體圖案的頂表面傾斜地延伸。

根據本發明構思的示例實施例，一種半導體存儲器件包括：堆疊結構，包括在襯底上豎直堆疊的多個層，所述多個層中的每個層包括絕緣層、在所述絕緣層上在第一方向上延伸的位線和在第二方向上從所述位線延伸的半導體圖案，所述第二方向與所述第一方向相交；柵電極，穿透所述堆疊結構，并且沿包括在所述多個層中的每個層中的半導體圖案豎直地延伸；以及數據存儲元件，電連接至所述半導體圖案。數據存儲元件可以包括：第一電極，電連接至所述半導體圖案；第二電極，在所述第一電極上；以及介電層，在所述第一電極與所述第二電極之間。半導體圖案中可以具有晶格缺陷。晶格缺陷可以相對于所述半導體圖案下方的所述絕緣層的頂表面成50°至60°的角度。

附圖說明

圖1示出了示出根據本發明構思的示例實施例的三維半導體存儲器件的單元陣列的簡化電路圖。

圖2示出了用于顯示根據本發明構思示例實施例的三維半導體存儲器件的透視圖。