[發(fā)明專利]串行化器及包括其的半導(dǎo)體裝置和系統(tǒng)在審
| 申請(qǐng)?zhí)枺?/td> | 202010817805.0 | 申請(qǐng)日: | 2016-11-29 |
| 公開(公告)號(hào): | CN112118011A | 公開(公告)日: | 2020-12-22 |
| 發(fā)明(設(shè)計(jì))人: | 鄭海康 | 申請(qǐng)(專利權(quán))人: | 愛思開海力士有限公司 |
| 主分類號(hào): | H03M9/00 | 分類號(hào): | H03M9/00;H04L25/00;G11C7/10;H04L7/00;H04L7/033 |
| 代理公司: | 北京弘權(quán)知識(shí)產(chǎn)權(quán)代理事務(wù)所(普通合伙) 11363 | 代理人: | 許偉群;郭放 |
| 地址: | 韓國(guó)*** | 國(guó)省代碼: | 暫無(wú)信息 |
| 權(quán)利要求書: | 查看更多 | 說(shuō)明書: | 查看更多 |
| 摘要: | |||
| 搜索關(guān)鍵詞: | 串行 包括 半導(dǎo)體 裝置 系統(tǒng) | ||
本發(fā)明涉及一種串行化器及包括其的半導(dǎo)體裝置和系統(tǒng)。該串行化器可以包括第一數(shù)據(jù)輸出電路和第二數(shù)據(jù)輸出電路。第一數(shù)據(jù)輸出電路可以同步于第一相位時(shí)鐘和第二相位時(shí)鐘來(lái)將第一數(shù)據(jù)提供給輸出節(jié)點(diǎn)。第二數(shù)據(jù)輸出電路可以同步于第二相位時(shí)鐘和第三相位時(shí)鐘來(lái)將第二數(shù)據(jù)提供給輸出節(jié)點(diǎn)。第一數(shù)據(jù)輸出電路可以同步于第三相位時(shí)鐘來(lái)針對(duì)第二數(shù)據(jù)輸出電路執(zhí)行預(yù)充電操作或著重操作。
相關(guān)申請(qǐng)的交叉引用
本專利申請(qǐng)是于2016年11月29日向中華人民共和國(guó)國(guó)家知識(shí)產(chǎn)權(quán)局提交的申請(qǐng)?zhí)枮?01611076581.2、發(fā)明名稱為“串行化器及包括其的半導(dǎo)體裝置和系統(tǒng)”的中國(guó)發(fā)明專利申請(qǐng)的分案申請(qǐng)。
技術(shù)領(lǐng)域
各種實(shí)施例總體而言可以涉及一種半導(dǎo)體技術(shù),更具體地,涉及一種串行化器及包括其的半導(dǎo)體裝置和系統(tǒng)。
背景技術(shù)
電子裝置可以包括大量的電子組件。在電子裝置之中,計(jì)算機(jī)系統(tǒng)可以包括很多由半導(dǎo)體構(gòu)建的電子組件。構(gòu)建計(jì)算機(jī)系統(tǒng)的半導(dǎo)體裝置可以同步于時(shí)鐘來(lái)傳輸數(shù)據(jù),以及執(zhí)行串行通信。為了快速地處理半導(dǎo)體裝置中的大量數(shù)據(jù),每個(gè)半導(dǎo)體裝置從另一半導(dǎo)體裝置接收串行輸入的數(shù)據(jù),并將接收的數(shù)據(jù)轉(zhuǎn)換成并行類型。此外,每個(gè)半導(dǎo)體裝置可以將并行類型的內(nèi)部數(shù)據(jù)轉(zhuǎn)換成串行類型,并將轉(zhuǎn)換的數(shù)據(jù)輸出給另一半導(dǎo)體裝置。也就是說(shuō),每個(gè)半導(dǎo)體裝置可以包括串行化器,該串行化器將并行類型的數(shù)據(jù)轉(zhuǎn)換成串行類型的數(shù)據(jù)以經(jīng)由數(shù)據(jù)總線執(zhí)行串行通信。
常規(guī)串行化器具有同步于時(shí)鐘信號(hào)的邊沿而順序地輸出多個(gè)數(shù)據(jù)的配置。當(dāng)前,當(dāng)提到計(jì)算機(jī)系統(tǒng)和半導(dǎo)體裝置的發(fā)展時(shí),它們的發(fā)展傾向于高速運(yùn)算和低功耗。當(dāng)系統(tǒng)的工作速度增加時(shí),時(shí)鐘的速度逐漸增加,而當(dāng)系統(tǒng)消耗更少功率時(shí),時(shí)鐘和數(shù)據(jù)的幅度減小。因此,本領(lǐng)域需要與近來(lái)的技術(shù)趨勢(shì)一致的能夠精確地轉(zhuǎn)換數(shù)據(jù)的串行化器。
發(fā)明內(nèi)容
在一個(gè)實(shí)施例中,可以提供一種系統(tǒng)。在一個(gè)實(shí)施例中,可以提供一種發(fā)射器電路。在一個(gè)實(shí)施例中,可以提供一種半導(dǎo)體裝置。在一個(gè)實(shí)施例中,可以提供一種串行化器。該串行化器可以包括第一數(shù)據(jù)輸出電路和第二數(shù)據(jù)輸出電路。第一數(shù)據(jù)輸出電路可以同步于第一相位時(shí)鐘和第二相位時(shí)鐘來(lái)將第一數(shù)據(jù)提供給輸出節(jié)點(diǎn)。第二數(shù)據(jù)輸出電路可以同步于第二相位時(shí)鐘和第三相位時(shí)鐘來(lái)將第二數(shù)據(jù)提供給輸出節(jié)點(diǎn)。第一數(shù)據(jù)輸出電路可以同步于第三相位時(shí)鐘來(lái)針對(duì)第二數(shù)據(jù)輸出電路執(zhí)行預(yù)充電操作或著重(emphasis)操作。
附圖說(shuō)明
圖1是圖示根據(jù)一個(gè)實(shí)施例的系統(tǒng)的配置的示例表示的示圖。
圖2是圖示根據(jù)一個(gè)實(shí)施例的發(fā)射器電路的配置的示例表示的示圖。
圖3是圖示根據(jù)一個(gè)實(shí)施例的串行化器的配置的示例表示的示圖。
圖4是根據(jù)一個(gè)實(shí)施例的輔助說(shuō)明串行化器的操作的波形圖的示例表示。
圖5是圖示根據(jù)一個(gè)實(shí)施例的串行化器的配置的示例表示的示圖。
圖6是圖示根據(jù)一個(gè)實(shí)施例的串行化器的配置的示例表示的示圖。
具體實(shí)施方式
在下文中,將通過各種實(shí)施例示例參照附圖來(lái)描述串行化器及包括其的半導(dǎo)體裝置和系統(tǒng)。
實(shí)施例可以提供一種串行化器及包括其的半導(dǎo)體裝置和系統(tǒng),該串行化器具有如下結(jié)構(gòu):其中數(shù)據(jù)輸出電路可以通過添加最小數(shù)量的電路和負(fù)載來(lái)經(jīng)由預(yù)充電操作彼此互補(bǔ)地工作。
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息,商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于愛思開海力士有限公司,未經(jīng)愛思開海力士有限公司許可,擅自商用是侵權(quán)行為。如果您想購(gòu)買此專利、獲得商業(yè)授權(quán)和技術(shù)合作,請(qǐng)聯(lián)系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/202010817805.0/2.html,轉(zhuǎn)載請(qǐng)聲明來(lái)源鉆瓜專利網(wǎng)。
- 串行式內(nèi)存的直接執(zhí)行系統(tǒng)及方法
- 模塊化對(duì)象串行化體系結(jié)構(gòu)
- 用于高速數(shù)據(jù)輸入/輸出的半導(dǎo)體存儲(chǔ)器件
- 對(duì)串行信號(hào)進(jìn)行測(cè)試的數(shù)據(jù)處理設(shè)備及方法
- 一種串行總線式條碼解碼芯片以及條碼解碼裝置
- 一種串行總線式條碼解碼芯片以及條碼解碼裝置
- 通用串行總線主機(jī)、設(shè)備及信息傳輸方法
- 串行閃存控制器、串行閃存及其執(zhí)行的方法
- 一種微控制器的串行接口與仿真調(diào)試接口復(fù)用方法及裝置
- 信號(hào)傳輸系統(tǒng)





