[發(fā)明專利]基于FPGA的電子偵察信號參數高精度測量方法

在審

• 申請?zhí)枺?/td>: 202010789723.X
• 申請日: 2020-08-07
• 公開（公告）號: CN112014810A
• 公開（公告）日: 2020-12-01
• 發(fā)明（設計）人: 梁毅;劉保闊;范家赫
• 申請（專利權）人: 西安電子科技大學
• 主分類號: G01S7/40
• 分類號: G01S7/40
• 代理公司: 西安睿通知識產權代理事務所(特殊普通合伙) 61218
• 代理人: 惠文軒

本發(fā)明公開了一種基于FPGA的電子偵察信號參數高精度測量方法，包括以下步驟：在上位機中輸入檢測門限設置方式和固定門限值兩個參數，通過PCIe將該參數發(fā)送到FPGA；雷達偵察信號經模數轉換器得到原始數字信號，并傳輸至FPGA進行多路數據緩存；對原始數字信號進行分幀處理，對每幀數據做短時傅里葉變換；計算頻域數據的頻率功率譜，選取頻率功率譜的峰值與判決門限做比較，判斷是否存在目標信號；對于存在目標信號的頻域數據進行敵方雷達的脈沖信號參數的測量。本發(fā)明采用頻域脈沖檢測，能有效提升脈寬、脈沖重復周期等參數的精度；通過頻譜的粗測與精測，可在較少資源代價下獲取精度較高的頻譜測量結果，實時性好。

技術領域

本發(fā)明屬于信號處理技術領域，特別涉及一種基于FPGA的電子偵察信號參數高精度測量方法。

背景技術

在現代戰(zhàn)爭中，獲取敵方情報的有效手段是電子偵察，其最大的特點是利用電子技術偵測敵方雷達參數以獲取重要情報。它的工作原理是對空間中電磁信號進行截獲，通過預處理(放大、下變頻等)及后續(xù)的信號處理測量出電磁脈沖典型參數。由于敵我雙方對戰(zhàn)爭中主導權的爭奪，對偵察系統實時性和測量的敵方雷達參數精度提出了更高的要求，因此有必要研究應用于實時處理系統中的高精度參數測量方法。

傳統電子偵察主要基于模擬器件，設備簡單，實時性較差，處理能力有限，很難對雷達參數進行高精度的測量，極大的限制了電子偵察機的性能。近年來，大規(guī)模集成電路飛速發(fā)展，為偵察機提供了硬件支撐，而數字信號處理理論的發(fā)展也為參數測量方法提供了理論基礎。但一些基于高速器件搭載的平臺存在硬件設計復雜、開發(fā)困難的缺點，所采用的算法也存在不易編程實現或對精度提升有限的問題，這些缺點或問題均加大了偵察機設計的難度和開發(fā)周期。

FPGA(現場可編程門陣列)是一種由用戶編程來實現所需邏輯功能的數字集成電路器件，具有高度并行、流水處理的特點，可有效提高處理系統的實時性。

發(fā)明內容

針對現有技術中存在的問題，本發(fā)明的目的在于提供一種基于FPGA的電子偵察信號參數高精度測量方法，本發(fā)明采用的頻域脈沖檢測相比時域檢測方法性能更優(yōu)，高速采樣和滑窗FFT(重疊一定點數)能有效提升脈寬、脈沖重復周期等參數的精度，而通過頻譜精測等手段，可在較少資源代價下獲取精度較高的頻譜測量結果。同時還具有可編程性強、可移植性強、開發(fā)周期短的特點。

為了達到上述目的，本發(fā)明采用以下技術方案予以實現。

基于FPGA的電子偵察信號參數高精度測量方法，包括以下步驟：

步驟1，在上位機中輸入檢測門限設置方式和固定門限值兩個參數，上位機通過PCIe將該參數發(fā)送到FPGA，FPGA根據預定的數據幀格式解析出相應的控制字，并通過寄存器變量對其進行存儲；

其中，所述檢測門限設置方式為固定門限值或CFAR門限值；

步驟2，雷達信號經過模數轉換器將模擬信號轉換成原始數字信號，并將原始數字信號傳輸至FPGA，FPGA將數字信號進行多路數據緩存；

步驟3，對經模數轉換得到的原始數字信號進行分幀處理，對每幀數據做短時傅里葉變換，得到對應頻域數據；選取頻率功率譜的峰值與判決門限做比較，判斷是否存在目標信號；

步驟4，對于存在目標信號的頻域數據進行敵方雷達的脈沖信號參數的測量，得到敵方雷達的脈沖信號參數測量值；

其中，敵方雷達的脈沖信號參數包含脈沖寬度、脈沖重復周期、脈沖到達時間、信號頻率和信號幅度。

與現有技術相比，本發(fā)明的有益效果為：

(1)本發(fā)明摒棄了之前時域法進行脈沖檢測的方法，而采用頻域檢測方法。頻域檢測將時間窗內的信號能量積累到對應頻點，將獲得頻域處理增益，提升頻域的信噪比，有利于大動態(tài)范圍內準確的檢測信號。