[發明專利]一種基于非線性器件的原位自激活神經網絡電路及神經網絡運算方法

有效

• 申請號: 202010783712.0
• 申請日: 2020-08-06
• 公開（公告）號: CN112070220B
• 公開（公告）日: 2023-01-17
• 發明（設計）人: 王宗巍;蔡一茂;鮑盛譽;凌堯天;喻志臻;康健;鄭琪霖;黃如
• 申請（專利權）人: 北京大學
• 主分類號: G06N3/063
• 分類號: G06N3/063;G06N3/04
• 代理公司: 北京君尚知識產權代理有限公司 11200
• 代理人: 邱曉鋒

1.一種基于非線性器件的原位自激活神經網絡電路，其特征在于，包含多層，其中至少一層包含輸入模塊、IMT-RRAM陣列和輸出模塊：

所述輸入模塊，用于將神經網絡的該層向量信號的模擬量傳遞給IMT-RRAM陣列進行運算；

所述IMT-RRAM陣列，包含多個存儲單元，每個存儲單元包含一個IMT-RRAM器件即絕緣體-金屬轉變式自選擇阻變存儲器；

所述輸出模塊，用于將IMT-RRAM陣列的計算結果的模擬信號傳遞到下一層；

所述基于非線性器件的原位自激活神經網絡電路，利用IMT-RRAM器件的低電壓關斷、高電壓導通的特性，實現器件的選通和向量信號的激活；在神經網絡每層的向量前向傳遞過程中，先將向量進行激活處理，得到激活后的向量結果，再把激活后的向量結果進行向量與權值矩陣的乘法運算，得到該層的最終輸出向量。

2.根據權利要求1所述的基于非線性器件的原位自激活神經網絡電路，其特征在于：在數模混合設計中，所述輸入模塊用DAC將數字信號轉換成模擬信號，所述輸出模塊將計算結果的模擬信號用ADC轉換成數字信號；在純模擬設計中，所述輸入模塊、所述輸出模塊使用驅動電路傳遞信號。

3.根據權利要求1所述的基于非線性器件的原位自激活神經網絡電路，其特征在于：所述IMT-RRAM陣列中每一個IMT-RRAM器件的頂電極連接字線，底電極連接位線；字線連接輸入模塊，位線連接輸出模塊。

4.根據權利要求1所述的基于非線性器件的原位自激活神經網絡電路，其特征在于，所述絕緣體-金屬轉變式自選擇阻變存儲器，從下至上依次包括：底層金屬互聯層、底電極、阻變層、選通層、頂電極、頂層金屬互聯層；所述選通層為絕緣體-金屬轉變層。

5.根據權利要求4所述的基于非線性器件的原位自激活神經網絡電路，其特征在于，所述選通層為氧化釩選通層。

6.一種采用權利要求1～5中任一權利要求所述基于非線性器件的原位自激活神經網絡電路的神經網絡運算方法，其特征在于，包括以下步驟：

將訓練好的神經網絡權值寫入到IMT-RRAM陣列中，將需要處理信息的向量信號輸入到整個神經網絡的輸入層；

向量信號在神經網絡的各層級間進行激活運算傳遞，最終在整個神經網絡的輸出層得到處理完成的信號。

7.根據權利要求6所述的方法，其特征在于，采用以下步驟進行神經網絡的訓練：

隨機初始化IMT-RRAM陣列中存儲的值，將訓練的數據集輸入到神經網絡的輸入層；

在輸出層得到結果后，根據結果和權值更新算法計算IMT-RRAM陣列中存儲權值的改變量，并將權值變化后的結果寫入IMT-RRAM陣列中；

繼續將訓練數據集輸入到自激活神經網絡的輸入層，得到結果，更新權值，如此循環往復，直到神經網絡達到訓練要求。