[發明專利]運算放大器

在審

• 申請號: 202010776009.7
• 申請日: 2020-08-05
• 公開（公告）號: CN114070213A
• 公開（公告）日: 2022-02-18
• 發明（設計）人: 張利地;張海冰
• 申請（專利權）人: 圣邦微電子（北京）股份有限公司
• 主分類號: H03F1/56
• 分類號: H03F1/56;H03F1/26;H03F3/45
• 代理公司: 北京成創同維知識產權代理有限公司 11449
• 代理人: 蔡純;李向英

本發明涉及一種半導體集成電路，提供了一種運算放大器，能通過輸入級電路接收并放大正差動輸入電壓與負差動輸入電壓，輸出第一正差動輸出電壓與第一負差動輸出電壓；利用控制級電路根據該第一正差動輸出電壓和第一負差動輸出電壓分別輸出第一驅動電壓與第二驅動電壓；根據輸出級電路耦接于控制級電路，并根據第一驅動電壓與第二驅動電壓生成輸出電壓；以及利用反饋級電路依據第一驅動電壓或第二驅動電壓對應生成第一控制電壓或第二控制電壓，使本發明提供的運算放大器，能利用該控制級電路根據第一控制電壓或第二控制電壓調節該控制級電路的狀態，以穩定該運算放大器的失調電壓。由此可保證高增益的同時穩定失調電壓。

技術領域

本發明涉及半導體集成電路技術領域，具體涉及一種運算放大器。

背景技術

運算放大器是一種差動模式輸入(differential input)、單端輸出(singleended output)的高增益電壓放大器。隨著電子器件和半導體技術的發展，運算放大器的應用越來越廣泛，運放的種類繁多并廣泛應用于電子行業，在運放對速度有要求時，需要輸出端電壓能在一定時間內建立到目標值，即需要運放輸出端的壓擺率較大。

目前，現有的運算放大電路如軌到軌(rail to rail)輸入class AB輸出的運放，如果對壓擺率有要求，通常做法是通過增加運放輸入級尾電流源中的電流來提高壓擺率，但這需要增加運放輸出級電流來保證系統穩定性，運放輸出級電流的增加會使輸出管尺寸增大，帶來較大的寄生電容，從而導致壓擺率的提升效果較差。

由于運算放大器是用以放大兩輸入電壓的差額電壓，因此用以接收兩輸入電壓的兩差動輸入端的電路必須維持一相同的共模直流電壓(common mode DC voltage)。若運算放大器兩差動輸入端的電路的直流電壓有差異，此直流電壓差稱為失調電壓。由于失調電壓會影響兩輸入電壓的差額，并且于增益放大后造成輸出電壓的誤差，因此運算放大器的設計者必須盡量降低其失調電壓，以避免降低運算放大器的效能。

圖1a示出現有技術中的一種Class AB運算放大器100，該Class AB運算放大器100包括：MOS管MP1～MOS管MP7、MOS管Mn1～MOS管Mn5，以及控制電路111，其電路連接關系如圖1a所示，該Class AB運算放大器100可以接成如圖1b所示的放大電路，該放大電路的小信號傳輸函數為Vout＝(1+Rf/Ri)*Vi。

在雙電源的供電電壓為+VS和-VS情況下，當VCM＝0V，且(1+Rf/Ri)*Vi+VS時，Vout≈+VS，MOS管MP7的柵極電壓Vgs1和MOS管Mn5的柵極電壓Vgs2會變到很低，接近-VS，使圖1中Mn4和Mn2的連接節點A的電位接近-VS，MOS管Mn2進入線性區，導致此時的失調電壓Vos1遠大于MOS管Mn2處于飽和區時的失調電壓Vos。當Vi恢復到0V，如果(1+Rf/Ri)*Vos1+VS，則Vout＝(1+Rf/Ri)*Vos1，之后Vgs1和Vgs2恢復到正常值，運算放大器100的失調電壓由Vos1恢復到正常值Vos，最終Vout＝(1+Rf/Ri)*Vos。如果Vout＝(1+Rf/Ri)*Vos1+VS，則Vout≈+VS，而Vgs1和Vgs2仍維持很低，接近-VS，使節點A的電位接近-VS，MOS管Mn2維持在線性區，Vout不能恢復到正常值。如果此時尾電流源I1已經全部流入MOS管Mp6，之后無論輸入信號Vi如何變化，運算放大器100都不能恢復到正確狀態。