[發明專利]一種集成式LED芯片模組及其制作、測試、切割方法

有效

• 申請號: 202010771244.5
• 申請日: 2020-08-04
• 公開（公告）號: CN111883552B
• 公開（公告）日: 2023-09-05
• 發明（設計）人: 曲曉東;陳凱軒;林志偉;趙斌;楊克偉
• 申請（專利權）人: 廈門乾照光電股份有限公司
• 主分類號: H01L27/15
• 分類號: H01L27/15;H01L21/78;H01L21/66
• 代理公司: 暫無信息
• 代理人: 暫無信息

本發明提供了一種集成式LED芯片模組及其制作、測試、切割方法，其LED陣列單元通過交叉溝槽隔離形成于所述基板表面；所述絕緣層覆蓋所有所述LED陣列單元及溝槽，且所述絕緣層具有裸露各所述LED陣列單元表面的缺口；所述電極引線平鋪于所述溝槽上方且相互間隔設置，并通過所述絕緣層與所述LED陣列單元和/或基板隔離設置；所述子電極沉積于所述缺口并延伸至所述絕緣層的表面與所述電極引線形成電連接；基于本發明所提供的技術方案，可利用測試電極做打線金球，從而避免在LED陣列單元表面打線引起的遮光問題；同時，可通過將測試電極與外部控制電路連接，實現LED陣列單元的獨立控制，并降低控制電路與各LED陣列單元的連接難度。

技術領域

本發明涉及發光二極管領域，尤其涉及集成式LED芯片模組及其制作、測試、切割方法。

背景技術

隨著LED應用范圍的不斷拓展，在某些應用領域，尤其是顯示行業對芯片的尺寸要求越來越小。隨著芯片尺寸的縮小，焊線的工作量增加，且焊線對出光的影響，以及對芯片排布間距的影響越來越大；盡管Mini和Micro等芯片普遍采用倒裝芯片，可以避免焊線的工作，但是因為芯片尺寸越來越小，芯片排布精度要求越來越高，測試的工作量變得越來越大，且更加困難。以上是阻礙小尺寸芯片大規模量產的部分原因。

同時，傳統LED芯片通常通過表面打線的方式實現與電路板的連接，該工藝復雜，打線形成的金球容易擋光，且芯片尺寸和間距很難做小；盡管倒裝芯片可以實現不打線的方式實現與電路板的連接，但是隨著芯片尺寸越來越小，LED芯粒與電路板連接的難度越大，且測試難度越來越大，測試效率越來越低。

有鑒于此，本發明人專門設計了一種集成式LED芯片模組及其制作、測試、切割方法，本案由此產生。

發明內容

本發明的目的在于提供一種集成式LED芯片模組及其制作、測試、切割方法，以解決現有技術中小尺寸LED芯片所面臨的工藝復雜、打線金球遮光及LED芯粒的測試效率低的技術問題。

為了實現上述目的，本發明采用的技術方案如下：

一種集成式LED芯片模組，包括：基板、若干個LED陣列單元、絕緣層、與所述LED陣列單元對應的若干個子電極及電極引線，以及用于外部電互連的第一接觸電極；

所述LED陣列單元通過交叉溝槽隔離形成于所述基板表面；所述絕緣層覆蓋所有所述LED陣列單元及溝槽，且所述絕緣層具有裸露各所述LED陣列單元表面的缺口；所述電極引線平鋪于所述溝槽上方且相互間隔設置，并通過所述絕緣層與所述LED陣列單元和/或基板隔離設置；所述子電極沉積于所述缺口并延伸至所述絕緣層的表面與所述電極引線形成電連接；

以單排所述LED陣列單元為基準，在所述電極引線的延伸方向上設有通過溝槽隔離形成的n個LED陣列單元，則第i個LED陣列單元的電極引線上設有n-i+1個測試電極，所述測試電極沿所述延伸方向間隔分布于所述溝槽的上方，其中，i≤n，n為正整數；

所述第一接觸電極裸露于所述集成式LED芯片模組的一側邊緣，或位于所述基板背離所述LED陣列單元的一側表面；且，所述第一接觸電極直接或間接地與各所述LED陣列單元的另一半導體層均形成電接觸。

優選地，所述溝槽包括交叉形成的水平溝槽和垂直溝槽；

則所述電極引線鋪設于所述水平溝槽，各所述測試電極位于交叉區域，且沿同一垂直溝槽的所有測試電極一一對準設置；

或，所述電極引線鋪設于所述垂直溝槽，各所述測試電極位于交叉區域，且沿同一水平溝槽的所有測試電極一一對準設置。

優選地，所述LED陣列單元至少包括在所述基板表面依次堆疊的第一型半導體層、有源區及第二型半導體層。