[發(fā)明專利]基于FPGA實現(xiàn)大規(guī)模DDC的方法及系統(tǒng)在審
| 申請?zhí)枺?/td> | 202010761277.1 | 申請日: | 2020-07-31 |
| 公開(公告)號: | CN112015693A | 公開(公告)日: | 2020-12-01 |
| 發(fā)明(設(shè)計)人: | 黃亮;胡曉敏 | 申請(專利權(quán))人: | 成都中安頻譜科技有限公司 |
| 主分類號: | G06F15/78 | 分類號: | G06F15/78 |
| 代理公司: | 成都弘毅天承知識產(chǎn)權(quán)代理有限公司 51230 | 代理人: | 楊保剛 |
| 地址: | 610000 四川省成都市高新*** | 國省代碼: | 四川;51 |
| 權(quán)利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關(guān)鍵詞: | 基于 fpga 實現(xiàn) 大規(guī)模 ddc 方法 系統(tǒng) | ||
1.基于FPGA實現(xiàn)大規(guī)模DDC的方法,其特征在于:包括以下步驟:
步驟1:設(shè)置DDC的帶寬、中心頻率、延時長度參數(shù)并進(jìn)行緩存;
步驟2:將寬帶數(shù)據(jù)劃分為多個信道;將各信道的寬帶數(shù)據(jù)分別寫入DDR3存儲器緩存;
步驟3:根據(jù)輸入的參數(shù)讀取DDR3存儲器緩存的一定長度的寬帶數(shù)據(jù),記錄當(dāng)前讀出的寬帶數(shù)據(jù)的頻率控制字、相位、延時長度參數(shù)進(jìn)行緩存。
步驟4:對讀出的寬帶數(shù)據(jù)進(jìn)行DDC處理。
2.根據(jù)權(quán)利要求1所述的基于FPGA實現(xiàn)大規(guī)模DDC的方法,其特征在于:所述步驟2包括以下步驟:
步驟21:將寬帶數(shù)據(jù)均勻劃分成多個信道,形成信道化的寬帶數(shù)據(jù);
步驟22:劃分DDR3存儲器的地址區(qū)間,設(shè)定一個信道對應(yīng)一個地址區(qū)間;
步驟23:根據(jù)信道將寬帶數(shù)據(jù)寫入到DDR3存儲器緩存到對應(yīng)的地址區(qū)間。
3.根據(jù)權(quán)利要求1所述的基于FPGA實現(xiàn)大規(guī)模DDC的方法,其特征在于:所述步驟3包括以下步驟:
步驟31:首次讀取時,輸入帶寬、中心頻率、延時長度參數(shù),讀取DDR3存儲器緩存的一定長度的寬帶數(shù)據(jù),記錄當(dāng)前讀出的寬帶數(shù)據(jù)的頻率控制字、相位、延時長度參數(shù)進(jìn)行緩存;
步驟32:再次讀取時,輸入上次緩存的頻率控制字、相位、延時長度參數(shù),讀取DDR3存儲器緩存的一定長度的寬帶數(shù)據(jù),該寬帶數(shù)據(jù)包含上次讀取的寬帶數(shù)據(jù)的最后一段寬帶數(shù)據(jù),記錄當(dāng)前讀出的寬帶數(shù)據(jù)的頻率控制字、相位、延時長度參數(shù)進(jìn)行緩存。
4.根據(jù)權(quán)利要求1所述的基于FPGA實現(xiàn)大規(guī)模DDC的方法,其特征在于:所述DDC處理包括以下步驟:
步驟41:讀取的寬帶數(shù)據(jù)通過復(fù)數(shù)乘法和DDS的IQ信號混頻;
步驟42:通過CIC、FIR1和FIR2抽取濾波;
步驟43:通過FIR3整形濾波輸出多路DDC的IQ信號。
5.根據(jù)權(quán)利要求1所述的基于FPGA實現(xiàn)大規(guī)模DDC的方法,其特征在于:獲取DDC處理的數(shù)字信號的電平信號,在電平信號超過預(yù)設(shè)電平信號時讀取DDR3存儲器緩存的數(shù)字信號。
6.根據(jù)權(quán)利要求1-5任意一項所述的基于FPGA實現(xiàn)大規(guī)模DDC的系統(tǒng),其特征在于:包括參數(shù)緩存模塊、寬帶信道化模塊、DDR3存儲器、DDC處理模塊、寫數(shù)據(jù)模塊、讀數(shù)據(jù)模塊、數(shù)據(jù)源緩存模塊、時序控制模塊和DDR3控制模塊,其中:
所述參數(shù)緩存模塊,用于緩存參數(shù);
所述寬帶信道化模塊,將寬帶數(shù)據(jù)劃分為多個信道;
所述DDR3存儲器,用于緩存各信道的寬帶數(shù)據(jù);
所述DDC處理模塊,對讀出的寬帶數(shù)據(jù)進(jìn)行DDC處理;
所述數(shù)據(jù)源緩存模塊,用于緩存讀取的寬帶數(shù)據(jù);
時序控制模塊,用于對信號施加時間上的控制;
所述DDR3控制模塊,用于控制DDR3寫數(shù)據(jù)模塊將寬帶數(shù)據(jù)寫入存儲器,用于控制讀數(shù)據(jù)模塊將寬帶數(shù)據(jù)讀出存儲器,用于控制當(dāng)前讀出的寬帶數(shù)據(jù)的頻率控制字、相位、延時長度參數(shù)緩存到參數(shù)緩存模塊。
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息,商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于成都中安頻譜科技有限公司,未經(jīng)成都中安頻譜科技有限公司許可,擅自商用是侵權(quán)行為。如果您想購買此專利、獲得商業(yè)授權(quán)和技術(shù)合作,請聯(lián)系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/202010761277.1/1.html,轉(zhuǎn)載請聲明來源鉆瓜專利網(wǎng)。
- 同類專利
- 專利分類
G06F 電數(shù)字?jǐn)?shù)據(jù)處理
G06F15-00 通用數(shù)字計算機(jī)
G06F15-02 .通過鍵盤輸入的手動操作,以及應(yīng)用機(jī)內(nèi)程序的計算,例如,袖珍計算器
G06F15-04 .在引入被處理的數(shù)據(jù)的同時,進(jìn)行編制程序的,例如,在同一記錄載體上
G06F15-08 .應(yīng)用插接板編制程序的
G06F15-16 .兩個或多個數(shù)字計算機(jī)的組合,其中每臺至少具有一個運算器、一個程序器及一個寄存器,例如,用于數(shù)個程序的同時處理
G06F15-18 .其中,根據(jù)計算機(jī)本身在一個完整的運行期間內(nèi)所取得的經(jīng)驗來改變程序的;學(xué)習(xí)機(jī)器
- 互動業(yè)務(wù)終端、實現(xiàn)系統(tǒng)及實現(xiàn)方法
- 街景地圖的實現(xiàn)方法和實現(xiàn)系統(tǒng)
- 游戲?qū)崿F(xiàn)系統(tǒng)和游戲?qū)崿F(xiàn)方法
- 圖像實現(xiàn)裝置及其圖像實現(xiàn)方法
- 增強(qiáng)現(xiàn)實的實現(xiàn)方法以及實現(xiàn)裝置
- 軟件架構(gòu)的實現(xiàn)方法和實現(xiàn)平臺
- 數(shù)值預(yù)報的實現(xiàn)方法及實現(xiàn)系統(tǒng)
- 空調(diào)及其冬眠控制模式實現(xiàn)方法和實現(xiàn)裝置以及實現(xiàn)系統(tǒng)
- 空調(diào)及其睡眠控制模式實現(xiàn)方法和實現(xiàn)裝置以及實現(xiàn)系統(tǒng)
- 輸入設(shè)備實現(xiàn)方法及其實現(xiàn)裝置





