[發明專利]一種面向神經網絡處理的全局廣播數據輸入電路

有效

• 申請號: 202010746509.6
• 申請日: 2020-07-29
• 公開（公告）號: CN111882051B
• 公開（公告）日: 2022-05-20
• 發明（設計）人: 韓軍;張權;張永亮;曾曉洋
• 申請（專利權）人: 復旦大學
• 主分類號: G06N3/063
• 分類號: G06N3/063
• 代理公司: 上海正旦專利代理有限公司 31200
• 代理人: 陸飛;陸尤

1.一種面向神經網絡處理的全局廣播數據輸入電路，其特征在于，結構包括頂層模塊、水平總線模塊、垂直總線模塊和廣播發射模塊；其中：

所述頂層模塊，用于接收來自存儲系統的數據包，根據數據包內部信號自動記錄數據接收個數以及標識號數組的自動切換；具體而言，頂層模塊根據外部控制信號自動計算單個卷積層的數據發送次數，并且記錄已接收數據的行數，保證數據發送次數的準確度，并向廣播發射單元發送ID數組的切換信號，保證數據的有序發送；所述頂層模塊的輸入數據為數據包和數據標簽：數據包是輸入數據數組，每個數據包內含有8個8-bit的輸入數據、數據數值對應的掩碼以及卷積行結尾信號；數據標簽包含行標簽和列標簽；

所述垂直總線模塊，用于接收所述頂層模塊譯碼發送的數據，包括掩碼、ID切換信號和數據標簽，并對這些數據進行復制，再發送到連接該模塊和水平總線模塊間的所有廣播發射模塊；所述垂直總線模塊在復制時也產生數據包有效信號Valid，并發送到連接該模塊和水平總線模塊間的所有廣播發射模塊；

所述水平總線模塊，用于接收垂直總線模塊和水平總線模塊間的廣播發射模塊發送的數據，包括掩碼、ID切換信號和列標簽，并對這些數據進行復制，再發送到連接該模塊和運算單元之間的所有廣播發射模塊；所述水平總線模塊在復制時也產生數據包有效信號Valid，并發送到連接該模塊和運算單元之間的所有廣播發射模塊；

所述廣播發射單元模塊分為兩種：一種位于垂直總線模塊和水平總線模塊之間，另一種位于水平總線模塊和運算單元之間；前者根據垂直總線模塊發送的ID切換信號選擇對應的行標簽，將該行標簽與內部的行標識號數值進行比較，如果兩者匹配，以及Valid和運算單元的輸入先進先出隊列非空信號ready均為高電平時，經過多路選擇開關Mux，將數據、掩碼、ID切換信號和列標簽發送到與之連接的水平總線，否則屏蔽相關輸出；后者根據水平總線模塊發送的ID切換信號選擇對應的列標簽，將列標簽與內部的列標識號數值進行比較，如果兩者匹配，以及Valid和運算單元的輸入先進先出隊列非空信號ready均為高電平時，經過多路選擇開關Mux和數值掩碼選擇有效數據發送到運算單元，否則屏蔽相關輸出。

2.根據權利要求1所述的面向神經網絡處理的全局廣播數據輸入電路，其特征在于，整個全局廣播數據輸入過程包含六個狀態：初始化狀態，配置狀態，加載控制信息狀態，讀取數據標簽狀態，讀取輸入數據包狀態，當前數據包傳輸完成狀態，分別使用s0、s1、s2、s3、s4和s5表示；每一種狀態跳轉條件為：①配置開始信號；②配置結束信號；③無條件跳轉；④外部FIFO中讀取新的數據標簽數組；⑤外部FIFO讀入輸入數據包，并對其進行譯碼；⑥當前行數據未傳輸完成；⑦當前行數據加載完成，啟動下一行輸入傳輸；⑧當前pass所有數據加載完成，pass指的是當前通道計算過程；

硬件上電后，硬件處于s0狀態，當檢測到跳轉條件為：①配置開始信號時，硬件開始進入s1狀態，在s1狀態下配置ID數組；當跳轉條件滿足②配置結束信號時，狀態跳轉至s2；在s2狀態下，在一個周期內硬件加載相關控制信息，當跳轉條件滿足③無條件跳轉時，硬件進入 s3狀態，在s3狀態下，所述頂層模塊從外部FIFO中讀取數據標簽數組，并一直保持直至下一次讀取更新；當跳轉條件滿足④外部FIFO中讀取新的數據標簽數組時，狀態跳轉至s4；在s4狀態下，所述頂層模塊從外部FIFO讀入輸入數據包傳輸至譯碼模塊，譯碼模塊對數據包進行譯碼，得到輸入數據、數據數值對應的掩碼以及卷積行結尾信號；在跳轉條件滿足⑤外部FIFO讀入輸入數據包、并對其進行譯碼時，狀態跳轉至s5；在s5狀態下，將s3狀態取得的行、列標簽與s4狀態譯碼得到的輸入數據、數據數值對應的掩碼以及卷積行結尾信號傳輸至垂直總線模塊，進行當前數據包傳輸；當前數據包傳輸完成時，根據卷積行結尾信號以及傳輸行數進行判斷，滿足跳轉條件⑥前行數據未傳輸完成時，狀態跳轉至s4；滿足跳轉條件⑦當前行數據加載完成時，狀態跳轉至s3；滿足跳轉條件⑧當前pass所有數據加載完成時，狀態跳轉至s1。