[發(fā)明專利]計算資源利用效率評估方法及裝置在審
| 申請?zhí)枺?/td> | 202010719892.6 | 申請日: | 2020-07-23 |
| 公開(公告)號: | CN113971107A | 公開(公告)日: | 2022-01-25 |
| 發(fā)明(設計)人: | 屈心媛;黃志洪;蔡剛;方震 | 申請(專利權)人: | 中科億海微電子科技(蘇州)有限公司;中國科學院空天信息創(chuàng)新研究院 |
| 主分類號: | G06F11/22 | 分類號: | G06F11/22;G06F11/30;G06N3/04;G06N3/063;G06F7/523 |
| 代理公司: | 中科專利商標代理有限責任公司 11021 | 代理人: | 周天宇 |
| 地址: | 215028 江蘇省蘇州市蘇州工業(yè)*** | 國省代碼: | 江蘇;32 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 計算 資源 利用 效率 評估 方法 裝置 | ||
一種計算資源利用效率的評估方法,應用于基于FPGA的卷積神經(jīng)網(wǎng)絡加速器,加速器的待評估計算資源為DSP計算資源,包括:基于DSP計算資源執(zhí)行乘法運算的理論總吞吐率及實際總吞吐率,計算DSP計算資源的吞吐率利用率;基于DSP計算資源的理論平均DSP吞吐率及實際平均DSP吞吐率,計算DSP計算資源的平均資源利用率;根據(jù)吞吐率利用率和平均資源利用率,評估加速器的計算資源利用效率。本公開還提供了一種計算資源利用效率的評估裝置。該方法、裝置相比傳統(tǒng)的計算資源評估方法,排除了數(shù)據(jù)類型、實現(xiàn)頻率、芯片規(guī)格等因素對加速器計算資源利用效率評估的干擾,使得評估聚焦于加速器的性能本身,評價結果更為客觀。
技術領域
本發(fā)明涉及FPGA硬件加速設計技術領域,尤其涉及一種計算資源利用效率評估方法及裝置。
背景技術
卷積神經(jīng)網(wǎng)絡(Convolutional Neural Networks,CNN)是深度學習的代表算法之一,因其在人工智能領域的卓越性能,被廣泛關注并應用于圖像分類、語音識別、人臉識別、自動駕駛以及醫(yī)學成像等高科技應用中。
隨著CNN的持續(xù)發(fā)展,網(wǎng)絡結構日益復雜,參數(shù)數(shù)量爆炸增長,這給CNN硬件加速器的設計帶來挑戰(zhàn)。現(xiàn)場可編程門陣列(Field Programmable Gate Array,F(xiàn)PGA)具有出色的靈活編程性和突出的性能功耗比,主流的CNN正向推斷加速器多采用基于FPGA的加速方案。為充分發(fā)揮FPGA的算力,加速器的設計核心是高效利用片上的計算資源,而FPGA片上高位寬數(shù)據(jù)乘法運算最高效的計算資源是數(shù)字信號處理器(Digital SignalProcessor,DSP),因此,高效利用DSP計算資源非常關鍵。精準地評估DSP計算資源利用效率可以幫助設計者分辨不同設計的優(yōu)劣,指導設計者調整完善自己的設計。目前,學術界用于評估DSP計算資源利用效率的各種方式均有缺陷,不能客觀準確的評估DSP計算資源的利用效率。
發(fā)明內(nèi)容
本公開提供了一種計算資源利用效率評估方法及裝置,用于解決傳統(tǒng)評估DSP計算資源利用效率的方法存在的缺陷。
本公開一方面提供了一種計算資源利用效率的評估方法,應用于基于FPGA的卷積神經(jīng)網(wǎng)絡加速器,所述加速器的待評估計算資源為DSP計算資源,包括:基于所述DSP計算資源執(zhí)行乘法運算的理論總吞吐率及實際總吞吐率,計算所述DSP計算資源的吞吐率利用率;基于所述DSP計算資源的理論平均DSP吞吐率及實際平均DSP吞吐率,計算所述DSP計算資源的平均資源利用率;根據(jù)所述吞吐率利用率和所述平均資源利用率,評估所述加速器的計算資源利用效率。
可選地,所述DSP計算資源由多個DSP組成,所述基于所述DSP計算資源執(zhí)行乘法運算的理論總吞吐率及實際總吞吐率,計算所述DSP計算資源的吞吐率利用率包括:基于所述加速器所能執(zhí)行的乘法運算量、加法運算量和實際總吞吐率,計算所述DSP計算資源執(zhí)行乘法運算的實際總吞吐率;基于單個所述DSP所能實現(xiàn)的乘法運算個數(shù)、所述DSP的總數(shù)及所述DSP的時鐘頻率,計算所述DSP計算資源執(zhí)行乘法運算的理論總吞吐率;計算所述DSP計算資源執(zhí)行乘法運算的實際總吞吐率與理論總吞吐率的比值,得到所述吞吐率利用率。
可選地,所述基于所述加速器所能執(zhí)行的乘法運算量、加法運算量和實際總吞吐率,計算所述DSP計算資源執(zhí)行乘法運算的實際總吞吐率包括:令OPSmul表示所述加速器所能執(zhí)行的乘法運算量,OPSadd表示所述加速器所能執(zhí)行的加法運算量,GOPacc/s表示所述加速器的實際總吞吐率,GOPimpl/s表示所述DSP計算資源執(zhí)行乘法運算的實際總吞吐率,則:
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于中科億海微電子科技(蘇州)有限公司;中國科學院空天信息創(chuàng)新研究院,未經(jīng)中科億海微電子科技(蘇州)有限公司;中國科學院空天信息創(chuàng)新研究院許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業(yè)授權和技術合作,請聯(lián)系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/202010719892.6/2.html,轉載請聲明來源鉆瓜專利網(wǎng)。
- 上一篇:電路板及其制作方法
- 下一篇:一種新型馬家柚酒的釀造方法





