[發(fā)明專利]使用具有時(shí)變錯(cuò)誤率的存儲(chǔ)器的方向錯(cuò)誤統(tǒng)計(jì)的自適應(yīng)讀電壓調(diào)節(jié)

在審

• 申請(qǐng)?zhí)枺?/td>: 202010656002.1
• 申請(qǐng)日: 2020-07-09
• 公開（公告）號(hào): CN112216331A
• 公開（公告）日: 2021-01-12
• 發(fā)明（設(shè)計(jì)）人: 謝廷俊;振剛·陳
• 申請(qǐng)（專利權(quán)）人: 美光科技公司
• 主分類號(hào): G11C16/34
• 分類號(hào): G11C16/34;G11C16/30
• 代理公司: 北京律盟知識(shí)產(chǎn)權(quán)代理有限責(zé)任公司 11287
• 代理人: 王龍

本申請(qǐng)涉及使用具有時(shí)變錯(cuò)誤率的存儲(chǔ)器的方向錯(cuò)誤統(tǒng)計(jì)的自適應(yīng)讀電壓調(diào)節(jié)。存儲(chǔ)器系統(tǒng)中的處理裝置識(shí)別存儲(chǔ)器組件的多個(gè)寫到讀延遲范圍中的第一范圍，其中所述第一范圍表示多個(gè)寫到讀延遲時(shí)間且具有用于對(duì)所述存儲(chǔ)器組件的具有落入所述第一范圍內(nèi)的寫到讀延遲時(shí)間的片段執(zhí)行讀操作的關(guān)聯(lián)讀電壓電平。所述處理裝置進(jìn)一步識(shí)別在所述第一范圍的第一端處的第一組所述多個(gè)寫到讀延遲時(shí)間，并且確定對(duì)應(yīng)于所述第一組所述多個(gè)寫到讀延遲時(shí)間的所述存儲(chǔ)器組件的第一方向錯(cuò)誤率以及對(duì)應(yīng)于所述第一組所述多個(gè)寫到讀延遲時(shí)間的所述存儲(chǔ)器組件的第二方向錯(cuò)誤率。所述處理裝置確定所述第一方向錯(cuò)誤率與所述第二方向錯(cuò)誤率之間的對(duì)應(yīng)關(guān)系是否滿足第一閾值標(biāo)準(zhǔn)，并且響應(yīng)于所述第一方向錯(cuò)誤率與所述第二方向錯(cuò)誤率之間的所述對(duì)應(yīng)關(guān)系不滿足所述第一閾值標(biāo)準(zhǔn)，修改與所述第一范圍關(guān)聯(lián)的所述讀電壓電平。

技術(shù)領(lǐng)域

本公開的實(shí)施例大體上涉及存儲(chǔ)器子系統(tǒng)，且更具體地來說涉及使用具有時(shí)變錯(cuò)誤率的存儲(chǔ)器的方向錯(cuò)誤統(tǒng)計(jì)的自適應(yīng)讀電壓調(diào)節(jié)。

背景技術(shù)

存儲(chǔ)器子系統(tǒng)可為存儲(chǔ)系統(tǒng)、存儲(chǔ)器模塊或者存儲(chǔ)裝置和存儲(chǔ)器模塊的混合。存儲(chǔ)器子系統(tǒng)可包含存儲(chǔ)數(shù)據(jù)的一或多個(gè)存儲(chǔ)器組件。存儲(chǔ)器組件可為(例如)非易失性存儲(chǔ)器組件和易失性存儲(chǔ)器組件。通常，主機(jī)系統(tǒng)可利用存儲(chǔ)器子系統(tǒng)以在存儲(chǔ)器組件處存儲(chǔ)數(shù)據(jù)并從存儲(chǔ)器組件檢索數(shù)據(jù)。

發(fā)明內(nèi)容

在一個(gè)方面中，本申請(qǐng)?zhí)峁┝艘环N系統(tǒng)，其包括：存儲(chǔ)器組件；及處理裝置，其可操作地與所述存儲(chǔ)器組件耦合，以：識(shí)別所述存儲(chǔ)器組件的多個(gè)寫到讀延遲范圍中的第一范圍，其中所述第一范圍表示多個(gè)寫到讀延遲時(shí)間且具有用于對(duì)所述存儲(chǔ)器組件的具有落入所述第一范圍內(nèi)的寫到讀延遲時(shí)間的片段執(zhí)行讀操作的關(guān)聯(lián)讀電壓電平；識(shí)別在所述第一范圍的第一端處的第一組所述多個(gè)寫到讀延遲時(shí)間；確定對(duì)應(yīng)于所述第一組所述多個(gè)寫到讀延遲時(shí)間的所述存儲(chǔ)器組件的第一方向錯(cuò)誤率以及對(duì)應(yīng)于所述第一組所述多個(gè)寫到讀延遲時(shí)間的所述存儲(chǔ)器組件的第二方向錯(cuò)誤率；確定所述第一方向錯(cuò)誤率與所述第二方向錯(cuò)誤率之間的對(duì)應(yīng)關(guān)系是否滿足第一閾值標(biāo)準(zhǔn)；且響應(yīng)于所述第一方向錯(cuò)誤率與所述第二方向錯(cuò)誤率之間的所述對(duì)應(yīng)關(guān)系不滿足所述第一閾值標(biāo)準(zhǔn)，修改與所述第一范圍關(guān)聯(lián)的所述讀電壓電平。

在另一個(gè)方面中，本申請(qǐng)?zhí)峁┝艘环N存儲(chǔ)器子系統(tǒng)的操作方法，其包括：從主機(jī)系統(tǒng)接收讀請(qǐng)求，所述讀請(qǐng)求識(shí)別存儲(chǔ)于存儲(chǔ)器組件的片段中的數(shù)據(jù)；使用第一讀電壓電平對(duì)所述存儲(chǔ)器組件的所述片段執(zhí)行讀操作；基于所述讀操作，確定其中存儲(chǔ)在所述請(qǐng)求中識(shí)別的所述數(shù)據(jù)的所述存儲(chǔ)器組件的所述片段的寫到讀延遲時(shí)間；識(shí)別所述存儲(chǔ)器組件的多個(gè)寫到讀延遲范圍中的第一范圍，其中所述第一范圍表示多個(gè)寫到讀延遲時(shí)間，并且其中所述片段的所述寫到讀延遲時(shí)間落入所述第一范圍內(nèi)；且確定用于對(duì)所述存儲(chǔ)器組件的所述片段執(zhí)行讀操作的第二讀電壓電平，其中基于在所述第一范圍的第一邊界處測(cè)量的第一方向錯(cuò)誤率與在所述第一范圍的所述第一邊界處測(cè)量的第二方向錯(cuò)誤率之間的對(duì)應(yīng)關(guān)系來動(dòng)態(tài)地調(diào)節(jié)所述第二讀電壓電平。

在又一個(gè)方面中，本申請(qǐng)?zhí)峁┝艘环N包括指令的非暫時(shí)性計(jì)算機(jī)可讀存儲(chǔ)介質(zhì)，所述指令當(dāng)由處理裝置執(zhí)行時(shí)致使所述處理裝置執(zhí)行以下項(xiàng)：識(shí)別存儲(chǔ)器子系統(tǒng)中的存儲(chǔ)器組件的多個(gè)寫到讀延遲范圍中的第一范圍，其中所述第一范圍表示多個(gè)寫到讀延遲時(shí)間且具有用于對(duì)所述存儲(chǔ)器組件的具有落入所述第一范圍內(nèi)的寫到讀延遲時(shí)間的片段執(zhí)行讀操作的關(guān)聯(lián)讀電壓電平；識(shí)別在所述第一范圍的第一端處的第一組所述多個(gè)寫到讀延遲時(shí)間；確定對(duì)應(yīng)于所述第一組所述多個(gè)寫到讀延遲時(shí)間的所述存儲(chǔ)器組件的第一方向錯(cuò)誤率以及對(duì)應(yīng)于所述第一組所述多個(gè)寫到讀延遲時(shí)間的所述存儲(chǔ)器組件的第二方向錯(cuò)誤率；確定所述第一方向錯(cuò)誤率與所述第二方向錯(cuò)誤率之間的對(duì)應(yīng)關(guān)系是否滿足第一閾值標(biāo)準(zhǔn)；且響應(yīng)于所述第一方向錯(cuò)誤率與所述第二方向錯(cuò)誤率之間的所述對(duì)應(yīng)關(guān)系不滿足所述第一閾值標(biāo)準(zhǔn)，修改與所述第一范圍關(guān)聯(lián)的所述讀電壓電平。

附圖說明

通過下面給出的詳細(xì)描述以及通過本公開的各種實(shí)施例的附圖，將更全面地理解本公開。

圖1說明根據(jù)本公開的一些實(shí)施例的包含存儲(chǔ)器子系統(tǒng)的實(shí)例性計(jì)算環(huán)境。