[發明專利]一種緩解相變存儲器寫干擾的方法及系統

有效

• 申請號: 202010632025.9
• 申請日: 2020-07-03
• 公開（公告）號: CN111916128B
• 公開（公告）日: 2022-05-17
• 發明（設計）人: 蔡曉軍;靳文科;蔡文浩;董廣順;劉忠洋;劉鵬
• 申請（專利權）人: 山東大學
• 主分類號: G11C13/00
• 分類號: G11C13/00
• 代理公司: 濟南圣達知識產權代理有限公司 37221
• 代理人: 李琳

本公開提供了一種緩解相變存儲器寫干擾的方法及系統，在字線層面，判斷寫入數據是否可以進行壓縮處理，對可以壓縮的數據進行稀疏處理，寫入物理內存中，無法壓縮的數據直接寫入；在位線層面，設定糾錯指針的使用優先級，本行單元優于鄰居行單元，在調度時，各數據行與其鄰居行共享所屬的私有糾錯指針，能夠實現數據在物理內存中的安全分散放置，盡量減少寫干擾錯誤，以較小的能耗有效提高了ECP利用率。

技術領域

本公開屬于非易失存儲器技術領域，涉及一種緩解相變存儲器寫干擾的方法及系統。

背景技術

本部分的陳述僅僅是提供了與本公開相關的背景技術信息，不必然構成在先技術。

在非易失存儲器(Non Volatile Memory，NVM)領域，相變存儲器技術(PhaseChange Memory，PCM)是一個重要的研究課題。PCM主要依靠一種相變材料實現編程，即Ge₂Sb₂Te₅(簡稱GST)。當GST的編程區域處于完全結晶狀態和完全熔融狀態時，PCM單元的阻值差別非常大，由此可見，編程區域狀態(晶態或非晶態)不同的PCM單元之間阻值差異較大，足以分別用于表示二進制代碼‘1’與‘0’。

但據發明人了解，PCM在數據存儲可靠性方面存在不足。作為高密度主存儲器，PCM在20nm技術結點下面臨嚴重的寫干擾問題。寫干擾指的是PCM單元受鄰居單元散熱影響并改變存儲值，導致數據存儲錯誤。SET操作的散熱溫度較低，不會影響鄰居單元，故只考慮RESET操作所引起的寫干擾。當一個PCM單元x在進行RESET操作時，需要加熱器提供高于GST熔點的溫度(大約600℃)，而在此期間會不可避免地向周圍單元散熱，且散熱的溫度高于GST的結晶點(大約300℃)但低于熔點。若鄰居單元y存儲‘0’(非晶態)，且沒有針對該單元的讀寫操作，那么單元y可能會受到鄰居單元x散熱的影響，由非晶態轉為晶態(因為鄰居單元x散熱溫度足以達到GST的結晶點)，即存儲值由‘0’變為‘1’，從而產生了寫干擾錯誤。通過總結可以得出寫干擾發生的條件如下：(1)PCM單元y存儲‘0’(非晶態)且處于空閑狀態(無讀寫操作)；(2)單元y的鄰居單元x正在進行RESET操作。寫干擾會導致更多的單元編程錯誤，降低數據存儲的可靠性，進而影響程序的正常運行。寫干擾錯誤已成為高密度PCM技術下不可忽視的問題。

近年來，學術界及工業界對此問題密切關注。寫干擾的簡單解決方案是拉大存儲單元間距，從而使得鄰居單元接收的散熱量更少，但這會嚴重降低存儲器密度，有違構建高密度主存儲器的初衷。另一種常用方案是驗證并糾正策略(Verify and Correct，VnC)，即在完成編程后與預期結果作對比，進行驗證，如果不符則進行糾正(進行RESET操作)。VnC極易引起級聯的RESET操作，導致較大的性能開銷。

發明內容

本公開為了解決上述問題，提出了一種緩解相變存儲器寫干擾的方法及系統，本公開能夠在保證存儲器整體性能基本不受影響的前提下，解決高密度相變存儲器面臨的寫干擾(Write Disturbance)問題。

根據一些實施例，本公開采用如下技術方案：

一種緩解相變存儲器寫干擾的方法，包括以下步驟：

在字線層面，判斷寫入數據是否可以進行壓縮處理，對可以壓縮的數據進行稀疏處理，寫入物理內存中，無法壓縮的數據直接寫入；

在位線層面，設定糾錯指針的使用優先級，本行單元優于鄰居行單元，在調度時，各數據行與其鄰居行共享所屬的私有糾錯指針。

上述方案中，對頻繁模式壓縮算法進行改進以壓縮原始數據，并引入壓縮數據的稀疏存儲策略，同時實現糾錯指針的調度局部共享，能夠實現數據在物理內存中的安全分散放置，盡量減少寫干擾錯誤，同時以較小的能耗有效提高了糾錯指針的利用率，提升效率。

作為可選擇的實施方式，在字線層面，以64位字長為最小壓縮單位，將匹配模式增加，并將壓縮對象由整型擴展到一般數據。