[發明專利]基于通用結構硅連接層構成的多裸片FPGA

有效

• 申請號: 202010622776.2
• 申請日: 2020-07-01
• 公開（公告）號: CN111725187B
• 公開（公告）日: 2022-05-31
• 發明（設計）人: 范繼聰;徐彥峰;單悅爾;閆華;張艷飛
• 申請（專利權）人: 無錫中微億芯有限公司
• 主分類號: H01L25/065
• 分類號: H01L25/065;H01L23/535
• 代理公司: 無錫華源專利商標事務所(普通合伙) 32228
• 代理人: 過顧佳;聶啟新

本申請公開了一種基于通用結構硅連接層構成的多裸片FPGA，涉及FPGA技術領域，該多裸片FPGA內部使用了一個通用結構的硅連接層實現，硅連接層表面布設連接點、內部布設硅連接層配置電路和硅連接層互連網絡，通過硅連接層配置電路對硅連接層互連網絡的配置可以實現任一硅連接層輸入連接點和任一硅連接層輸出連接點之間的互連通路，從而使得多個FPGA裸片級聯實現大規模大面積的FPGA芯片，利用該通用結構的硅連接層不僅可以集成內容不同的裸片形成不同的FPGA，還可以級聯不同個數的裸片形成不同FPGA產品，靈活性高，減少加工難度，提高芯片生產良率，加快設計速度。

技術領域

本發明涉及FPGA技術領域，尤其是一種基于通用結構硅連接層構成的多裸片FPGA。

背景技術

FPGA(Field Programmable Gate Array，現場可編程邏輯門陣列)是一種硬件可編程的邏輯器件，除了應用于移動通信、數據中心等領域，還廣泛應用于集成電路設計中的原型驗證，能夠有效驗證電路功能的正確性，同時加快電路設計速度。原型驗證需要利用FPGA內部的可編程邏輯資源實現電路設計，隨著集成電路規模的不斷增大及復雜功能的實現，對FPGA的可編程邏輯資源的數量的需求不斷提高，后續技術發展和需求的不斷增加，FPGA可編程資源數量會成為更大的瓶頸，給該行業發展提出更大的挑戰。FPGA規模的增加代表芯片面積不斷增大，這樣會導致芯片加工難度的提高以及芯片生產良率的降低。

發明內容

本發明人針對上述問題及技術需求，提出了一種基于通用結構硅連接層構成的多裸片FPGA，本發明的技術方案如下：

一種基于通用結構硅連接層構成的多裸片FPGA，該多裸片FPGA至少包括硅連接層以及層疊設置在硅連接層上的m個FPGA裸片，m≥2；

硅連接層的表面預置有若干個硅連接層輸入連接點和若干個硅連接層輸出連接點，硅連接層輸入連接點和硅連接層輸出連接點在硅連接層表面呈陣列結構排布；硅連接層內布設有硅連接層配置電路和硅連接層互連網絡，硅連接層互連網絡中包括若干條互連線路，硅連接層輸入連接點和硅連接層輸出連接點之間通過硅連接層互連網絡中的互連線路相連，硅連接層配置電路連接并配置硅連接層互連網絡；

每個FPGA裸片的表面預置有若干個裸片輸入連接點和若干個裸片輸出連接點，FPGA裸片上的連接點與FPGA裸片內部的裸片可配置邏輯模塊相連，裸片輸入連接點和裸片輸出連接點在FPGA裸片表面呈陣列結構排布，FPGA裸片上的各個連接點之間的相對排布結構與硅連接層上的各個連接點之間的相對排布結構匹配；

每個FPGA裸片上的連接點分別與硅連接層上的連接點貼合，FPGA裸片上的各個裸片輸入連接點分別與各個硅連接層輸出連接點對接，FPGA裸片上的各個裸片輸出連接點分別與各個硅連接層輸入連接點對接；硅連接層配置電路連接并配置硅連接層互連網絡中各條互連線路的通斷使得每個硅連接層輸入連接點與任意一個硅連接層輸出連接點之間形成通路，實現任意兩個FPGA裸片之間的互連。

其進一步的技術方案為，硅連接層互連網絡包括若干個互連資源模塊，每個互連資源模塊內包括配置位和若干個互連的可編程多路選擇器，配置位的值控制各個可編程多路選擇器的工作狀態；任意兩個互連資源模塊之間通過相應跨度的互連線相連，各個硅連接層輸入連接點和硅連接層輸出連接點均接入相應的互連資源模塊，每條互連線路中包括若干個互連資源模塊中的若干個可編程多路選擇器以及若干條互連線；硅連接層配置電路連接各個互連資源模塊中的配置位并寫入配置碼流，配置位的值用于控制各個可編程多路選擇器的工作狀態實現對各條互連線路通斷的控制。

其進一步的技術方案為，每個互連資源模塊中的每個可編程多路選擇器由若干個NMOS管搭建而成且在輸出端口處設置有電平回復電路，配置位的值控制各個NMOS管的通斷。