[發(fā)明專利]基于通用結(jié)構(gòu)硅連接層構(gòu)成的多裸片F(xiàn)PGA

有效

• 申請?zhí)枺?/td>: 202010622776.2
• 申請日: 2020-07-01
• 公開（公告）號: CN111725187B
• 公開（公告）日: 2022-05-31
• 發(fā)明（設(shè)計）人: 范繼聰;徐彥峰;單悅爾;閆華;張艷飛
• 申請（專利權(quán)）人: 無錫中微億芯有限公司
• 主分類號: H01L25/065
• 分類號: H01L25/065;H01L23/535
• 代理公司: 無錫華源專利商標(biāo)事務(wù)所(普通合伙) 32228
• 代理人: 過顧佳;聶啟新

1.一種基于通用結(jié)構(gòu)硅連接層構(gòu)成的多裸片F(xiàn)PGA，其特征在于，所述多裸片F(xiàn)PGA至少包括硅連接層以及層疊設(shè)置在所述硅連接層上的m個FPGA裸片，m≥2；

所述硅連接層的表面預(yù)置有若干個硅連接層輸入連接點和若干個硅連接層輸出連接點，硅連接層輸入連接點和硅連接層輸出連接點在所述硅連接層表面呈陣列結(jié)構(gòu)排布；所述硅連接層內(nèi)布設(shè)有硅連接層配置電路和硅連接層互連網(wǎng)絡(luò)，所述硅連接層互連網(wǎng)絡(luò)中包括若干條互連線路，硅連接層輸入連接點和硅連接層輸出連接點之間通過所述硅連接層互連網(wǎng)絡(luò)中的互連線路相連，所述硅連接層配置電路連接并配置所述硅連接層互連網(wǎng)絡(luò)；

每個所述FPGA裸片的表面預(yù)置有若干個裸片輸入連接點和若干個裸片輸出連接點，所述FPGA裸片上的連接點與所述FPGA裸片內(nèi)部的裸片可配置邏輯模塊相連，裸片輸入連接點和裸片輸出連接點在所述FPGA裸片表面呈陣列結(jié)構(gòu)排布，所述FPGA裸片上的各個連接點之間的相對排布結(jié)構(gòu)與所述硅連接層上的各個連接點之間的相對排布結(jié)構(gòu)匹配；

每個所述FPGA裸片上的連接點分別與所述硅連接層上的連接點貼合，所述FPGA裸片上的各個裸片輸入連接點分別與各個硅連接層輸出連接點對接，所述FPGA裸片上的各個裸片輸出連接點分別與各個硅連接層輸入連接點對接；所述硅連接層配置電路連接并配置所述硅連接層互連網(wǎng)絡(luò)中各條互連線路的通斷使得每個硅連接層輸入連接點與任意一個硅連接層輸出連接點之間形成通路，實現(xiàn)任意兩個FPGA裸片之間的互連，所述硅連接層上布設(shè)的每個FPGA裸片在所述硅連接層上的排布位置可變。

2.根據(jù)權(quán)利要求1所述的多裸片F(xiàn)PGA，其特征在于，所述硅連接層互連網(wǎng)絡(luò)包括若干個互連資源模塊，每個所述互連資源模塊內(nèi)包括配置位和若干個互連的可編程多路選擇器，所述配置位的值控制各個可編程多路選擇器的工作狀態(tài)；任意兩個所述互連資源模塊之間通過相應(yīng)跨度的互連線相連，各個硅連接層輸入連接點和硅連接層輸出連接點均接入相應(yīng)的互連資源模塊，每條互連線路中包括若干個互連資源模塊中的若干個可編程多路選擇器以及若干條互連線；所述硅連接層配置電路連接各個所述互連資源模塊中的配置位并寫入配置碼流，所述配置位的值用于控制各個可編程多路選擇器的工作狀態(tài)實現(xiàn)對各條互連線路通斷的控制。

3.根據(jù)權(quán)利要求2所述的多裸片F(xiàn)PGA，其特征在于，每個所述互連資源模塊中的每個可編程多路選擇器由若干個NMOS管搭建而成且在輸出端口處設(shè)置有電平回復(fù)電路，所述配置位的值控制各個NMOS管的通斷。

4.根據(jù)權(quán)利要求1所述的多裸片F(xiàn)PGA，其特征在于，所述硅連接層互連網(wǎng)絡(luò)采用Crossbar架構(gòu)，所述硅連接層互連網(wǎng)絡(luò)包括配置位陣列和交叉開關(guān)陣列，所述交叉開關(guān)陣列包括若干行繞線和若干列繞線，每行繞線與每列繞線的交叉位置處分別設(shè)置一個可編程開關(guān)；所述交叉開關(guān)陣列的各行繞線分別連接各個硅連接層輸入連接點，所述交叉開關(guān)陣列的各列繞線分別連接各個硅連接層輸出連接點，任意一個硅連接層輸入連接點通過所述交叉開關(guān)陣列與任意一個硅連接層輸出連接點之間形成一條互連線路，所述硅連接層配置電路連接各個所述配置位陣列并寫入配置位，所述配置位陣列的值用于控制各個可編程開關(guān)的狀態(tài)實現(xiàn)對各條互連線路通斷的控制。

5.根據(jù)權(quán)利要求4所述的多裸片F(xiàn)PGA，其特征在于，所述交叉開關(guān)陣列中的每一根繞線上設(shè)置有若干個有源器件和/或，所述繞線具有預(yù)定繞線結(jié)構(gòu)，所述繞線上的有源器件包括緩沖器和多路選擇器中的至少一種。

6.根據(jù)權(quán)利要求1所述的多裸片F(xiàn)PGA，其特征在于，所述硅連接層互連網(wǎng)絡(luò)采用CLOS架構(gòu)，所述硅連接層互連網(wǎng)絡(luò)包括配置位陣列和多級交換網(wǎng)絡(luò)，所述多級交換網(wǎng)絡(luò)由若干個可編程交換單元構(gòu)成，所述多級交換網(wǎng)絡(luò)的輸入端口連接各個硅連接層輸入連接點，所述多級交換網(wǎng)絡(luò)的輸出端口連接各個硅連接層輸出連接點，任意一個硅連接層輸入連接點通過所述多級交換網(wǎng)絡(luò)與任意一個硅連接層輸出連接點之間形成一條互連線路，所述硅連接層配置電路連接各個所述配置位陣列并寫入配置碼流，所述配置位陣列的值用于控制各個可編程交換單元的狀態(tài)實現(xiàn)對各條互連線路通斷的控制。