[發(fā)明專(zhuān)利]計(jì)算裝置、集成電路芯片、板卡、電子設(shè)備和計(jì)算方法

在審

• 申請(qǐng)?zhí)枺?/td>: 202010619458.0
• 申請(qǐng)日: 2020-06-30
• 公開(kāi)（公告）號(hào): CN113867792A
• 公開(kāi)（公告）日: 2021-12-31
• 發(fā)明（設(shè)計(jì)）人: 不公告發(fā)明人
• 申請(qǐng)（專(zhuān)利權(quán)）人: 上海寒武紀(jì)信息科技有限公司
• 主分類(lèi)號(hào): G06F9/30
• 分類(lèi)號(hào): G06F9/30;G06F9/48
• 代理公司: 北京維昊知識(shí)產(chǎn)權(quán)代理事務(wù)所(普通合伙) 11804
• 代理人: 孫新國(guó)

本披露公開(kāi)了一種計(jì)算裝置、集成電路芯片、板卡和使用前述計(jì)算裝置來(lái)執(zhí)行運(yùn)算操作的方法。其中該計(jì)算裝置可以包括在組合處理裝置中，該組合處理裝置還可以包括通用互聯(lián)接口和其他處理裝置。所述計(jì)算裝置與其他處理裝置進(jìn)行交互，共同完成用戶(hù)指定的計(jì)算操作。組合處理裝置還可以包括存儲(chǔ)裝置，該存儲(chǔ)裝置分別與設(shè)備和其他處理裝置連接，用于存儲(chǔ)該設(shè)備和其他處理裝置的數(shù)據(jù)。本披露的方案可以提升包括例如人工智能領(lǐng)域在內(nèi)的各類(lèi)數(shù)據(jù)處理領(lǐng)域運(yùn)算的運(yùn)行效率，從而降低運(yùn)算的整體開(kāi)銷(xiāo)和成本。

技術(shù)領(lǐng)域

本披露一般地涉及計(jì)算領(lǐng)域。更具體地，本披露涉及一種計(jì)算裝置、集成電路芯片、板卡、電子設(shè)備和計(jì)算方法。

背景技術(shù)

在計(jì)算系統(tǒng)中，指令集是用于執(zhí)行計(jì)算和對(duì)計(jì)算系統(tǒng)進(jìn)行控制的一套指令的集合，并且在提高計(jì)算系統(tǒng)中計(jì)算芯片(例如處理器)的性能方面發(fā)揮著關(guān)鍵性的作用。當(dāng)前的各類(lèi)計(jì)算芯片(特別是人工智能領(lǐng)域的芯片)利用相關(guān)聯(lián)的指令集，可以完成各類(lèi)通用或特定的控制操作和數(shù)據(jù)處理操作。然而，當(dāng)前的指令集還存在諸多方面的缺陷。例如，現(xiàn)有的指令集受限于硬件架構(gòu)而在靈活性方面表現(xiàn)較差。進(jìn)一步，許多指令僅能完成單一的操作，而多個(gè)操作的執(zhí)行則通常需要多條指令，這潛在地導(dǎo)致片內(nèi)I/O數(shù)據(jù)吞吐量增大。另外，當(dāng)前的指令在執(zhí)行速度、執(zhí)行效率和對(duì)芯片造成的功耗方面還有改進(jìn)之處。

另外，傳統(tǒng)的處理器CPU的運(yùn)算指令被設(shè)計(jì)為能夠執(zhí)行基本的單數(shù)據(jù)標(biāo)量運(yùn)算操作。這里，單數(shù)據(jù)操作指的是指令的每一個(gè)操作數(shù)都是一個(gè)標(biāo)量數(shù)據(jù)。然而，在圖像處理和模式識(shí)別等任務(wù)里，面向的操作數(shù)往往是多維向量(即，張量數(shù)據(jù))的數(shù)據(jù)類(lèi)型，僅僅使用標(biāo)量操作無(wú)法使硬件高效地完成運(yùn)算任務(wù)。因此，如何高效地執(zhí)行多維的張量運(yùn)算也是當(dāng)前計(jì)算領(lǐng)域亟需解決的問(wèn)題。

發(fā)明內(nèi)容

為了至少解決上述現(xiàn)有技術(shù)中存在的問(wèn)題，本披露提供一種具有處理電路陣列的硬件架構(gòu)。通過(guò)利用該硬件架構(gòu)來(lái)執(zhí)行計(jì)算指令，本披露的方案可以在包括增強(qiáng)硬件的處理性能、減小功耗、提高計(jì)算操作的執(zhí)行效率和避免計(jì)算開(kāi)銷(xiāo)等多個(gè)方面獲得技術(shù)優(yōu)勢(shì)。進(jìn)一步，本披露的方案在前述硬件架構(gòu)的基礎(chǔ)上支持對(duì)張量數(shù)據(jù)的高效訪存和處理，從而在計(jì)算指令中包括多維向量操作數(shù)的情況下，加速?gòu)埩窟\(yùn)算并且減小張量運(yùn)算所帶來(lái)的計(jì)算開(kāi)銷(xiāo)。

在第一方面中，本披露提供一種計(jì)算裝置，包括：處理電路陣列，其由多個(gè)處理電路以一維或多維陣列的結(jié)構(gòu)連接而成，其中所述處理電路陣列配置成多個(gè)處理電路子陣列，并且響應(yīng)于接收到多個(gè)運(yùn)算指令來(lái)執(zhí)行多線程運(yùn)算，其中所述多個(gè)運(yùn)算指令由對(duì)所述計(jì)算裝置接收到的計(jì)算指令進(jìn)行解析而獲得，并且其中所述計(jì)算指令的操作數(shù)包括用于指示張量的形狀的描述符，所述描述符用于確定所述操作數(shù)對(duì)應(yīng)數(shù)據(jù)的存儲(chǔ)地址，

所述至少一個(gè)處理電路子陣列配置成根據(jù)所述存儲(chǔ)地址來(lái)執(zhí)行所述多個(gè)運(yùn)算指令中的至少一個(gè)運(yùn)算指令。

在第二方面中，本披露提供一種集成電路芯片，其包括如上所述并且將在下面多個(gè)實(shí)施例中描述的計(jì)算裝置。

在第三方面中，本披露提供一種板卡，其包括如上所述并且將在下面多個(gè)實(shí)施例中描述的集成電路芯片。

在第四方面中，本披露提供一種電子設(shè)備，其包括如上所述并且將在下面多個(gè)實(shí)施例中描述的集成電路芯片。

在第五方面中，本披露提供一種使用前述計(jì)算裝置來(lái)執(zhí)行計(jì)算的方法，其中所述計(jì)算裝置包括處理電路陣列，該處理電路陣列由多個(gè)處理電路以一維或多維陣列的結(jié)構(gòu)連接而成，并且所述處理電路陣列配置成多個(gè)處理電路子陣列，所述方法包括：在所述計(jì)算裝置處接收計(jì)算指令，并且對(duì)其進(jìn)行解析而獲得多個(gè)運(yùn)算指令，其中所述計(jì)算指令的操作數(shù)包括用于指示張量的形狀的描述符，所述描述符用于確定所述操作數(shù)對(duì)應(yīng)數(shù)據(jù)的存儲(chǔ)地址；響應(yīng)于接收到所述多個(gè)運(yùn)算指令，利用所述多個(gè)處理電路子陣列來(lái)執(zhí)行多線程運(yùn)算，其中所述多個(gè)處理電路子陣列中的至少一個(gè)處理電路子陣列配置成根據(jù)所述存儲(chǔ)地址來(lái)執(zhí)行多個(gè)運(yùn)算指令中的至少一個(gè)運(yùn)算指令。