[發(fā)明專利]計(jì)算裝置、集成電路芯片、板卡、電子設(shè)備和計(jì)算方法

在審

• 申請(qǐng)?zhí)枺?/td>: 202010619458.0
• 申請(qǐng)日: 2020-06-30
• 公開（公告）號(hào): CN113867792A
• 公開（公告）日: 2021-12-31
• 發(fā)明（設(shè)計(jì)）人: 不公告發(fā)明人
• 申請(qǐng)（專利權(quán)）人: 上海寒武紀(jì)信息科技有限公司
• 主分類號(hào): G06F9/30
• 分類號(hào): G06F9/30;G06F9/48
• 代理公司: 北京維昊知識(shí)產(chǎn)權(quán)代理事務(wù)所(普通合伙) 11804
• 代理人: 孫新國(guó)

1.一種計(jì)算裝置，包括：

處理電路陣列，其由多個(gè)處理電路以一維或多維陣列的結(jié)構(gòu)連接而成，其中所述處理電路陣列配置成多個(gè)處理電路子陣列，并且響應(yīng)于接收到多個(gè)運(yùn)算指令來(lái)執(zhí)行多線程運(yùn)算，

其中所述多個(gè)運(yùn)算指令由對(duì)所述計(jì)算裝置接收到的計(jì)算指令進(jìn)行解析而獲得，并且其中所述計(jì)算指令的操作數(shù)包括用于指示張量的形狀的描述符，所述描述符用于確定所述操作數(shù)對(duì)應(yīng)數(shù)據(jù)的存儲(chǔ)地址，

所述至少一個(gè)處理電路子陣列配置成根據(jù)所述存儲(chǔ)地址來(lái)執(zhí)行所述多個(gè)運(yùn)算指令中的至少一個(gè)運(yùn)算指令。

2.根據(jù)權(quán)利要求1所述的計(jì)算裝置，其中所述計(jì)算指令包括描述符的標(biāo)識(shí)和/或描述符的內(nèi)容，所述描述符的內(nèi)容包括表示張量數(shù)據(jù)的形狀的至少一個(gè)形狀參數(shù)。

3.根據(jù)權(quán)利要求2所述的計(jì)算裝置，其中所述描述符的內(nèi)容還包括表示張量數(shù)據(jù)的地址的至少一個(gè)地址參數(shù)。

4.根據(jù)權(quán)利要求3所述的計(jì)算裝置，其中所述張量數(shù)據(jù)的地址參數(shù)包括所述描述符的數(shù)據(jù)基準(zhǔn)點(diǎn)在所述張量數(shù)據(jù)的數(shù)據(jù)存儲(chǔ)空間中的基準(zhǔn)地址。

5.根據(jù)權(quán)利要求4所述的計(jì)算裝置，其中所述張量數(shù)據(jù)的形狀參數(shù)包括以下至少一種：

所述數(shù)據(jù)存儲(chǔ)空間在N個(gè)維度方向的至少一個(gè)方向上的尺寸、所述張量數(shù)據(jù)的存儲(chǔ)區(qū)域在N個(gè)維度方向的至少一個(gè)方向上的尺寸、所述存儲(chǔ)區(qū)域在N個(gè)維度方向的至少一個(gè)方向上的偏移量、處于N個(gè)維度方向的對(duì)角位置的至少兩個(gè)頂點(diǎn)相對(duì)于所述數(shù)據(jù)基準(zhǔn)點(diǎn)的位置、所述描述符所指示的張量數(shù)據(jù)的數(shù)據(jù)描述位置與數(shù)據(jù)地址之間的映射關(guān)系，其中N為大于或等于零的整數(shù)。

6.根據(jù)權(quán)利要求1所述的計(jì)算裝置，所述計(jì)算指令的操作碼表示由所述處理電路陣列執(zhí)行的多個(gè)操作，所述計(jì)算裝置還包括控制電路，其配置成獲取所述計(jì)算指令并對(duì)所述計(jì)算指令進(jìn)行解析，以得到與所述操作碼表示的多個(gè)操作相對(duì)應(yīng)的所述多個(gè)運(yùn)算指令，并且在所述計(jì)算指令的操作數(shù)包括所述描述符時(shí)，所述控制電路配置成根據(jù)所述描述符來(lái)確定所述操作數(shù)對(duì)應(yīng)數(shù)據(jù)的存儲(chǔ)地址。

7.根據(jù)權(quán)利要求6所述的計(jì)算裝置，其中所述控制電路根據(jù)所述多個(gè)運(yùn)算指令配置所述處理電路陣列，以得到所述多個(gè)處理電路子陣列。

8.根據(jù)權(quán)利要求7所述的計(jì)算裝置，其中所述控制電路包括用于存儲(chǔ)配置信息的寄存器，并且控制電路根據(jù)所述多個(gè)運(yùn)算指令提取對(duì)應(yīng)的配置信息，并根據(jù)所述配置信息來(lái)配置所述處理電路陣列以得到所述多個(gè)處理電路子陣列。

9.根據(jù)權(quán)利要求1所述的計(jì)算裝置，所述多個(gè)運(yùn)算指令包括至少一條多級(jí)流水運(yùn)算，所述一條多級(jí)流水運(yùn)算中包括至少兩個(gè)運(yùn)算指令。

10.根據(jù)權(quán)利要求1所述的計(jì)算裝置，其中所述運(yùn)算指令包括謂詞，并且每個(gè)所述處理電路根據(jù)所述謂詞判斷是否執(zhí)行與其關(guān)聯(lián)的所述運(yùn)算指令。

11.根據(jù)權(quán)利要求1所述的計(jì)算裝置，其中所述處理電路陣列是一維陣列，并且所述處理電路陣列中的一個(gè)或多個(gè)處理電路配置成作為一個(gè)所述處理電路子陣列。

12.根據(jù)權(quán)利要求1所述的計(jì)算裝置，其中所述處理電路陣列是二維陣列，并且其中：

所述處理電路陣列中的一行或多行處理電路配置成作為一個(gè)所述處理電路子陣列；或者

所述處理電路陣列中的一列或多列處理電路配置成作為一個(gè)所述處理電路子陣列；或者

所述處理電路陣列中沿對(duì)角線方向上的一排或多排處理電路配置成作為一個(gè)所述處理電路子陣列。

13.根據(jù)權(quán)利要求12所述的計(jì)算裝置，其中位于所述二維陣列中的所述多個(gè)處理電路配置成在其行方向、列方向或?qū)蔷€方向的至少一個(gè)上以預(yù)定的二維間隔模式與同行、同列或同對(duì)角線的其余一個(gè)或多個(gè)所述處理電路連接。