[發明專利]計算裝置、集成電路芯片、板卡、電子設備和計算方法

在審

• 申請號: 202010618109.7
• 申請日: 2020-06-30
• 公開（公告）號: CN113867789A
• 公開（公告）日: 2021-12-31
• 發明（設計）人: 不公告發明人
• 申請（專利權）人: 上海寒武紀信息科技有限公司
• 主分類號: G06F9/30
• 分類號: G06F9/30;G06F9/48
• 代理公司: 北京維昊知識產權代理事務所(普通合伙) 11804
• 代理人: 孫新國

1.一種計算裝置，包括：

處理電路陣列，其由多個處理電路以一維或多維陣列的結構連接而成，其中所述處理電路陣列配置成多個處理電路子陣列，并且響應于接收到多個運算指令執行多線程運算，并且所述每個處理電路子陣列配置成執行所述多個運算指令中的至少一個運算指令，

其中所述多個運算指令由對所述計算裝置接收到的計算指令進行解析而獲得。

2.根據權利要求1所述的計算裝置，所述計算指令的操作碼表示由所述處理電路陣列執行的多個操作，所述計算裝置還包括控制電路，其配置成獲取所述計算指令并對所述計算指令進行解析，以得到與所述操作碼表示的多個操作相對應的所述多個運算指令。

3.根據權利要求2所述的計算裝置，其中所述控制電路根據所述多個運算指令配置所述處理電路陣列，以得到所述多個處理電路子陣列。

4.根據權利要求3所述的計算裝置，其中所述控制電路包括用于存儲配置信息的寄存器，并且控制電路根據所述多個運算指令提取對應的配置信息，并根據所述配置信息來配置所述處理電路陣列以得到所述多個處理電路子陣列。

5.根據權利要求1所述的計算裝置，所述多個運算指令包括至少一條多級流水運算，所述一條多級流水運算中包括至少兩個運算指令。

6.根據權利要求1所述的計算裝置，其中所述運算指令包括謂詞，并且每個所述處理電路根據所述謂詞判斷是否執行與其關聯的所述運算指令。

7.根據權利要求1所述的計算裝置，其中所述處理電路陣列是一維陣列，并且所述處理電路陣列中的一個或多個處理電路配置成作為一個所述處理電路子陣列。

8.根據權利要求1所述的計算裝置，其中所述處理電路陣列是二維陣列，并且其中：

所述處理電路陣列中的一行或多行處理電路配置成作為一個所述處理電路子陣列；或者

所述處理電路陣列中的一列或多列處理電路配置成作為一個所述處理電路子陣列；或者

所述處理電路陣列中沿對角線方向上的一排或多排處理電路配置成作為一個所述處理電路子陣列。

9.根據權利要求8所述的計算裝置，其中位于所述二維陣列中的所述多個處理電路配置成在其行方向、列方向或對角線方向的至少一個上以預定的二維間隔模式與同行、同列或同對角線的其余一個或多個所述處理電路連接。

10.根據權利要求9所述的計算裝置，其中所述預定的二維間隔模式與所述連接中間隔的處理電路的數目相關聯。

11.根據權利要求1所述的計算裝置，其中所述處理電路陣列是三維陣列，并且所述處理電路陣列中的三維子陣列或多個三維子陣列配置成作為一個所述處理電路子陣列。

12.根據權利要求11所述的計算裝置，其中所述三維陣列由多個層構成的三維陣列，其中每個層包括沿行方向、列方向和對角線方向排列的多個所述處理電路的二維陣列，其中：

位于所述三維陣列中的所述處理電路配置成在其行方向、列方向、對角線方向和層方向的至少一個上以預定的三維間隔模式與同行、同列、同對角線或不同層上的其余一個或多個處理電路連接。

13.根據權利要求12所述的計算裝置，其中所述預定的三維間隔模式與待連接的處理電路之間的間隔數目和間隔層數相關聯。

14.根據權利要求7-13的任意一項所述的計算裝置，其中所述處理電路子陣列中的多個處理電路形成一個或多個閉合的環路。

15.根據權利要求1所述的計算裝置，其中各所述處理電路子陣列適于執行以下運算中的至少一種：算術運算、邏輯運算、比較運算和查表運算。