[發明專利]一種應用于FLASH的高速SPI指令應答電路

有效

• 申請號: 202010613528.1
• 申請日: 2020-06-30
• 公開（公告）號: CN111506529B
• 公開（公告）日: 2020-10-16
• 發明（設計）人: 劉佳慶
• 申請（專利權）人: 深圳市芯天下技術有限公司
• 主分類號: G06F13/16
• 分類號: G06F13/16
• 代理公司: 佛山市海融科創知識產權代理事務所(普通合伙) 44377
• 代理人: 陳志超;唐敏珊

本發明公開了一種應用于FLASH的高速SPI指令應答電路，通過改進FLASH內部的地址產生電路和指令產生電路，使可采用更高速率與外界數據交流；對路徑較長，時序較差，組合邏輯較多的特定操作指令進行單獨及綜合解析，使其在不影響其他指令速度及不增加空閑時鐘周期前提下提高速度；另一方面，讀取FLASH數據時地址采用分段送達存儲單元，讓存儲單元提前分批確定高位/次高位/低位地址等信息，比最后完全接收到地址才送給存儲模塊的模式要更快輸出數據，同時減少因移位而使地址在SPI接收地址階段而產生的地址頻繁變化，影響模擬判斷而降低讀取速度；可有效提高FLASH操作速度，滿足5G互聯網市場對快閃FLASH的操作要求。

技術領域

本發明涉及信息存儲電路領域，尤其涉及的是一種應用于FLASH的高速SPI指令應答電路。

背景技術

FLASH一般采用SPI協議的指令，簡單高效，但由于近年來隨著5G互聯網的發展，對FLASH的讀寫擦尤其是讀指令的速度有比較高的要求，傳統模式的電路無法實現高速的要求。有些設計為了提高響應速度，在收到指令后，通過增加多級寄存器提高響應速度，但會在指令與數據輸出之間增加幾個空閑時鐘，增加了讀取的周期數，也破壞和其他產品的兼容性。

上述方案的不足之處在于由于內部高速時鐘的存在，外部時鐘存在上限問題，一般當外部時鐘頻率大于內部高速時鐘的四分之一時，內部時鐘信號或者控制信號將不會穩定地產生，導致數據無法傳輸；由于內部高速時鐘的存在，功耗也會很大；而多管腳復用會在某些狀態下導致不能使用的問題。

因此，現有的技術還有待于改進和發展。

發明內容

本發明的目的在于提供一種應用于FLASH的高速SPI指令應答電路，旨在解決串行輸出的快閃存儲器的數據傳輸速率慢的問題。

本發明的技術方案如下：一種應用于FLASH的高速SPI指令應答電路，其中，包括：

SPI接口模塊，接收外部傳輸的指令數據和地址數據、輸出從FLASH內的存儲單元讀取的數據；

地址產生電路，接收SPI接口模塊輸入的地址數據，將地址數據進行分組傳輸提供給FLASH內的存儲單元；

指令產生電路，接收SPI接口模塊輸入的指令數據，將指令數據從串行輸入轉換成并行傳輸，并對特定的操作指令執行先組合邏輯再寄存后發送至FLASH內的存儲單元和地址產生電路，對非特定指令數據執行先寄存再組合邏輯后發送至FLASH內的存儲單元和地址產生電路。

本技術方案針對影響傳輸速度的問題進行優化，從而設計出了一種比普通的FLASH速度更快的高速SPI指令應答電路；對路徑較長，時序較差，組合邏輯比較多的特定操作指令進行單獨解析，以及綜合解析，使其在不影響其他指令的速度，以及不增加空閑時鐘周期的前提下提高速度，另一方面，讀取FLASH數據時地址采用分段送達到FLASH內的存儲單元，讓FLASH內的存儲單元提前分批確定ARRAY/soctor/WL等信息，比最后完全接收到地址才送給存儲模塊的模式要更快輸出數據，同時減少因移位而使地址在SPI接收地址階段而產生的地址頻繁變化，影響模擬判斷而降低讀取的速度，因為減少地址改變次數以及提前給出地址的高位數據從而提高讀取FLASH的速度，能夠滿足現在5G互聯網市場對快閃FLASH的讀操作的要求。

所述的應用于FLASH的高速SPI指令應答電路，其中，所述SPI接口模塊包括接收外部傳輸的指令數據和地址數據的SPI輸入接口輸出從FLASH內的存儲單元讀取的數據的SPI輸出接口。

所述的應用于FLASH的高速SPI指令應答電路，其中，所述SPI接口模塊接收的外部傳輸的數據包括外部傳輸時鐘信號SCK和輸入數據信號。