[發明專利]一種功率半導體器件及其制作方法、溝槽版圖結構

在審

• 申請號: 202010599435.8
• 申請日: 2020-06-28
• 公開（公告）號: CN111613617A
• 公開（公告）日: 2020-09-01
• 發明（設計）人: 高學
• 申請（專利權）人: 上海華虹宏力半導體制造有限公司
• 主分類號: H01L27/02
• 分類號: H01L27/02;H01L29/423;H01L21/28
• 代理公司: 上海思微知識產權代理事務所(普通合伙) 31237
• 代理人: 曹廷廷

本發明提供的一種功率半導體器件及其制作方法、溝槽版圖結構，溝槽版圖結構包括若干相鄰設置的溝槽單元，溝槽單元包括第一部分、第二部分和第三部分，第一部分和第三部分的寬度小于第二部分的寬度；第一溝槽連接單元連接了相鄰的第一部分，第二溝槽連接單元連接了相鄰的第三部分，第一溝槽連接單元和第二溝槽連接單元的寬度小于第二部分的寬度。本發明通過第一部分和第三部分的寬度小于第二部分的寬度，使得形成的溝槽兩端無法沉積屏蔽柵多晶硅層而僅能沉積形成柵極多晶硅層，通過第一溝槽連接單元和第二溝槽連接單元設置連接孔，避免了柵極多晶硅層與屏蔽柵多晶硅層連橋的風險，節省了定義連接孔連接柵極多晶硅層的區域的掩模版，還減少了工序，降低了工藝成本。

技術領域

本發明涉及半導體集成電路制造領域，特別涉及一種功率半導體器件及其制作方法、溝槽結構。

背景技術

隨著半導體器件的集成程度越來越高，使得集成電路的間距也越來越小。在功率半導體器件中的屏蔽柵多晶硅層溝槽(SGT，Split gate trench)的版圖結構在后續制備功率半導體器件時，工藝步驟繁多，使得其工藝成本較高。

因此，需要一種溝槽版圖結構，以簡化功率半導體器件的工藝步驟，從而降低工藝成本。

發明內容

本發明提供了一種功率半導體器件及其制作方法、溝槽版圖結構，以解決上述問題。

本發明提供了一種溝槽版圖結構，包括若干相鄰設置的溝槽單元、第一溝槽連接單元和第二溝槽連接單元；

所述溝槽單元包括第一部分、第二部分和第三部分，所述第一部分和第三部分設置在所述第二部分沿其延伸方向的兩側，所述第一部分和第三部分在垂直于所述第二部分的延伸方向上的長度小于所述第二部分在垂直于其延伸方向上的長度；

所述第一溝槽連接單元連接了相鄰的第一部分，所述第二溝槽連接單元連接了相鄰的第三部分，所述第一溝槽連接單元和第二溝槽連接單元在垂直于所述第二部分的延伸方向上的長度小于所述第二部分在垂直于其延伸方向上的長度。

可選的，所述第二部分呈長條狀，所述第一部分和第三部分形狀相同，且均為規則的二維圖形。

可選的，所述第一部分和第三部分均為長方形，且尺寸相同。

進一步的，所述第一溝槽連接單元和第二溝槽連接單元的圖形均為長條狀，所述第一溝槽連接單元和第二溝槽連接單元均與所述溝槽單元垂直連接。

另一方面，本發明提供一種功率半導體器件的制作方法，包括以下步驟：

步驟S1：通過具有所述溝槽版圖結構的掩模版為掩膜，在半導體襯底上形成若干溝槽；

步驟S2：在所述溝槽中依次形成第一氧化層和屏蔽柵多晶硅層，所述第一氧化層覆蓋了所述溝槽的內壁，所述屏蔽柵多晶硅層填充了所述溝槽，且所述第一氧化層的高度低于所述屏蔽柵多晶硅層的高度，并在所述第一氧化層上方具有開口；

步驟S3：在所述半導體襯底上形成第二氧化層，所述第二氧化層包裹了所述屏蔽柵多晶硅層，并暴露出所述第一氧化層，使得所述第一氧化層上方具有開口；

步驟S4：在所述開口處形成多晶硅層，并以所述第二氧化層為掩膜，刻蝕所述多晶硅層，以形成柵極多晶硅層，從而形成功率半導體器件。

可選的，步驟S1具體包括：

通過具有若干所述溝槽單元的掩膜版為掩膜，在半導體襯底上形成若干溝槽，所述溝槽在其延伸方向上的兩端的寬度窄于所述溝槽沿其延伸方向上的中間位置上的寬度。

進一步的，所述溝槽在其延伸方向上的兩端的寬度小于所述第一氧化層的厚度的兩倍。

可選的，步驟S2具體包括以下步驟：