[發(fā)明專利]一種半導體芯片封裝結構及其制備方法

在審

• 申請?zhí)枺?/td>: 202010599081.7
• 申請日: 2020-06-28
• 公開（公告）號: CN111933603A
• 公開（公告）日: 2020-11-13
• 發(fā)明（設計）人: 劉旭;葉懷宇;張國旗
• 申請（專利權）人: 深圳第三代半導體研究院
• 主分類號: H01L23/488
• 分類號: H01L23/488;H01L21/60
• 代理公司: 北京中知法苑知識產(chǎn)權代理有限公司 11226
• 代理人: 李明;趙吉陽

本發(fā)明提供了一種半導體芯片封裝結構及其制備方法，包括用于芯片連接的連接結構，所述連接結構包括：順序依次設置的基板、連接材料、芯片、納米銅材料層和銅線；所述銅線通過引線鍵合工藝與所述納米銅材料層連接，所述納米銅材料層厚度為25μm?500μm。納米銅材料比較便宜，納米銅結構性能好，導電性能高，在使用過程中可以降低引線的數(shù)量，降低成本、簡化工藝。

技術領域

本發(fā)明涉及半導體芯片封裝技術領域，尤其涉及一種半導體芯片封裝結構及其制備方法。

背景技術

半導體芯片封裝互連工藝中的引線鍵合工藝，也稱為打線工藝(wire bondingprocess)是在半導體器件和集成電路組裝時，為使芯片內(nèi)電路的輸入/輸出連接點與引線框架或基板的內(nèi)接觸點之間實現(xiàn)電氣連接的工藝。

早期的技術中，通常使用鋁線或金線作為芯片引線，其中，金線適用于對電阻率要求極低的情況，但是成本較高；鋁線導電性適中，成本較低，適合一般的功率器件應用，但是，鋁線較軟，導致封裝結構在使用時容易坍塌，進而造成芯片的損傷。

為了解決鋁線的上述問題，現(xiàn)有相關技術中，使用銅線代替鋁線或金線作為芯片引線。然而，發(fā)明人發(fā)現(xiàn)使用銅線面臨的最大問題是銅材料具有較高的硬度，在引線鍵合工藝中，如不做特殊處理，有可能擊穿芯片鍍層，并將芯片擊碎。

本發(fā)明設計的技術，將設計新式芯片表面工藝和引線鍵合工藝，使得銅線引線鍵合更加適合電力電子封裝工藝。

發(fā)明內(nèi)容

針對上述現(xiàn)有技術中所存在的技術問題，本發(fā)明提供了一種半導體芯片封裝結構，包括用于芯片連接的連接結構，所述連接結構包括：順序依次設置的基板、連接材料、芯片、納米銅材料層和銅線；所述銅線通過引線鍵合工藝與所述納米銅材料層連接，所述納米銅材料層厚度為25μm-500μm。所述芯片包含上鍍層、下鍍層。

所述基板為覆銅陶瓷基板(DBC基板)，活性金屬釬焊基板(AMB基板)。

連接材料可以選自納米銅焊膏、燒結材料、預制件中的一種。

優(yōu)選地，所述納米銅材料層一整體結構，所述納米銅材料層原料厚度為50μm-1mm。

優(yōu)選地，所述納米銅材料層原材料選自納米銅膏或納米銅膜，所述納米銅膏或所述納米銅膜的厚度為5μm-1mm。

優(yōu)選地，在所述納米銅材料層上設置銅箔，所述銅箔厚度為1μm-475μm。

優(yōu)選地，所述納米銅材料層的原料包括：順序依次設置的第一納米銅連接層、第二納米銅連接層、第三納米銅連接層，每層納米銅連接層厚度范圍為5μm-1mm，所述第一納米銅連接層、所述第二納米銅連接層、所述第三納米銅連接層的致密度依次升高。

納米銅材料原料：納米銅顆粒，納米銅粉，納米銅膏，納米銅膜經(jīng)過燒結工藝手段形成最終的一層類似銅箔結構的金屬層即納米銅材料層或納米銅連接層。

優(yōu)選地，所述納米銅材料層原料包括：順序依次設置的第一納米銅連接層、第二納米銅連接層、第三納米銅連接層，每層納米銅連接層厚度范圍為5μm-1mm，所述第一納米銅連接層、所述第二納米銅連接層、所述第三納米銅連接層的致密度依次升高。

在下方的第一納米銅連接層起到燒結連接作用，致密度要求低，其硬度較軟，第三納米銅連接層，起到防打濺作用所以要求較硬，致密度較高。

致密度的高低可以通過調節(jié)的粒徑的大小、固體含量的多少來控制。

比如，在使用于燒結工藝時，將小尺寸納米金屬顆粒填補在大尺寸納米金屬顆粒的間隙之中，提升燒結后金屬層的致密性。

即第一納米銅連接層的致密度小于第二納米銅連接層，第二納米銅膏的致密性小于第三納米銅連接層。