[發明專利]用于雙空間模式預取器的裝置、方法和系統

在審

• 申請號: 202010580932.3
• 申請日: 2020-06-23
• 公開（公告）號: CN112540790A
• 公開（公告）日: 2021-03-23
• 發明（設計）人: R·貝拉;A·V·諾麗;S·薩布拉蒙尼
• 申請（專利權）人: 英特爾公司
• 主分類號: G06F9/30
• 分類號: G06F9/30;G06F12/0862;G06F12/0875;G06F12/1027
• 代理公司: 上海專利商標事務所有限公司 31100
• 代理人: 黃嵩泉;何焜

本申請公開了用于雙空間模式預取器的裝置、方法和系統。描述了關于雙空間模式預取器的系統、方法和裝置。在一個實施例中，預取電路用于通過以下操作將高速緩存行從存儲器預取至高速緩存中：跟蹤針對單個訪問簽名的對高速緩存的頁和高速緩存行訪問；針對多個頁中的每個頁的高速緩存行訪問生成空間位模式，該空間位模式被移位到針對每個頁的第一高速緩存行訪問；對于具有相同空間位模式的多個空間位模式中的每個空間位模式，針對單個訪問簽名生成單一空間位模式，以形成多個單一空間位模式；對多個單一空間位模式執行邏輯或操作，以針對單個訪問簽名創建第一經調制的位模式；對多個單一空間位模式執行邏輯與操作，以針對單個訪問簽名創建第二經調制的位模式；接收針對單個訪問簽名的預取請求；以及針對預取請求，在閾值未被超過時使用第一經調制的位模式并且在閾值被超過時使用第二經調制的位模式來執行預取操作。

相關申請的交叉引用

本專利申請要求2019年9月20日提交的題為“Apparatuses,Methods, andSystems for Dual Spatial Pattern Prefetcher(用于雙空間模式預取器的裝置、 方法和系統)”的美國臨時專利申請第62/903,550號的權益，該臨時專利申請 通過引用以其整體被并入本文中。

技術領域

本公開總體上涉及電子學，并且更具體地，本公開的實施例涉及雙 空間模式預取電路。

背景技術

處理器或處理器集合執行來自指令集(例如，指令集架構(ISA)) 的指令。指令集是計算機架構的關于編程的部分，并且一般包括原生數據類型、 指令、寄存器架構、尋址模式、存儲器架構、中斷和異常處置以及外部輸入和 輸出(I/O)。應當注意，術語指令在本文中可指宏指令或指微指令，宏指令 例如，提供給處理器以供執行的指令，微指令例如，由處理器的解碼器對宏指 令進行解碼得到的指令。

附圖說明

在所附附圖中以示例方式而非限制方式圖示本公開，在附圖中，類 似的附圖標記指示類似的要素，其中：

圖1圖示出根據本公開的實施例的具有預取電路的多核硬件處理器 的框圖。

圖2圖示出根據本公開的實施例的錨定至觸發訪問的、捕獲局部和 全局Δ的空間位模式。

圖3圖示出根據本公開的實施例的經調制的位模式。

圖4A圖示出根據本公開的實施例的雙空間模式預取器的流程圖。

圖4B圖示出根據本公開的實施例的雙空間模式預取電路。

圖5圖示出根據本公開的實施例的用于更新覆蓋性偏置的經調制的 位模式(CovP)和準確性偏置的經調制的位模式(AccP)的電路。

圖6圖示出根據本公開的實施例的在覆蓋性偏置的經調制的位模式 (CovP)與準確性偏置的經調制的位模式(AccP)之間進行選擇的流程圖。

圖7圖示出根據本公開的實施例的用于雙空間模式預取器的示例存 儲尺寸表。

圖8是根據本公開的實施例的流程圖。

圖9A是圖示根據本公開的實施例的通用向量友好指令格式及其A 類指令模板的框圖。

圖9B是圖示根據本公開的實施例的通用向量友好指令格式及其B 類指令模板的框圖。

圖10A是圖示根據本公開的實施例的用于圖9A和圖9B中的通用 向量友好指令格式的字段的框圖。

圖10B是圖示根據本公開的一個實施例的構成完整操作碼字段的 圖10A中的專用向量友好指令格式的字段的框圖。

圖10C是圖示根據本公開的一個實施例的構成寄存器索引字段的 圖10A中的專用向量友好指令格式的字段的框圖。