[發明專利]晶體管及其制備方法

在審

• 申請號: 202010575067.3
• 申請日: 2020-06-22
• 公開（公告）號: CN111900205A
• 公開（公告）日: 2020-11-06
• 發明（設計）人: 崔鍾武;金成基;劉金彪;賀曉彬;王桂磊;王垚
• 申請（專利權）人: 中國科學院微電子研究所;真芯（北京）半導體有限責任公司
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L29/423;H01L29/06;H01L21/336
• 代理公司: 北京辰權知識產權代理有限公司 11619
• 代理人: 佟林松

本申請涉及半導體技術領域，具體涉及一種晶體管及其制備方法，包括：襯底，襯底內形成有自對準柵極溝槽；自對準柵堆疊結構，包括柵介質層、金屬阻擋層以及柵極金屬，其中，所述柵介質層覆蓋所述自對準柵極溝槽的表面并與所述襯底的上表面平齊，所述柵極金屬填充所述自對準柵極溝槽，所述金屬阻擋層位于所述柵介質層與所述柵極金屬之間并覆蓋所述柵極金屬的底面與側面，所述金屬阻擋層的頂面與所述柵極金屬的頂面平齊且高于所述襯底的上表面，本申請以自對準的方式在半導體襯底上形成晶體管的自對準柵極溝槽以及柵極，大大改善了晶體管的短溝道效應和電流不對稱性，并且與現有技術相比，還減少了光刻掩模的步驟。

技術領域

本申請涉及半導體技術領域，具體涉及一種晶體管及其制備方法。

背景技術

隨著半導體器件的高度集成化，目前已經進行了許多研究以縮小晶體管在長度、寬度上兩個維度的尺寸，溝道長度越小，溝道寬度越大，驅動電流越大，但是溝道長度越小，電流越高，就容易出現導致源漏穿通的短溝道效應，為了提高器件集成度并改善短溝道效應，目前多采用凹形溝道晶體管，但是這樣往往會引起亞閾值和飽和區電流的不對稱性的

發明內容

本申請至少在一定程度上解決相關技術中的上述技術問題。為此，本申請提出一種晶體管及其制備方法，改善短溝道效應和電流不對稱性，提高了晶體管的性能。

為了實現上述目的，本申請第一方面提供了一種晶體管，包括：

襯底，所述襯底內形成有自對準柵極溝槽；

自對準柵堆疊結構，包括柵介質層、金屬阻擋層以及柵極金屬，其中，所述柵介質層覆蓋所述自對準柵極溝槽的表面并與所述襯底的上表面平齊，所述柵極金屬填充所述自對準柵極溝槽，所述金屬阻擋層位于所述柵介質層與所述柵極金屬之間并覆蓋所述柵極金屬的底面與側面，所述金屬阻擋層的頂面與所述柵極金屬的頂面平齊且高于所述襯底的上表面。

本申請第二方面提供了一種晶體管的制備方法，包括以下步驟：

提供一襯底；

在所述襯底內形成自對準柵極溝槽；

所述自對準柵極溝槽的表面氧化形成柵介質層；

形成覆蓋所述柵介質層的表面的金屬阻擋層；

在所述自對準柵極溝槽填充柵極金屬，其中，所述柵介質層、金屬阻擋層以及柵極金屬構成自對準柵堆疊結構。

附圖說明

通過閱讀下文優選實施方式的詳細描述，各種其他的優點和益處對于本領域普通技術人員將變得清楚明了。附圖僅用于示出優選實施方式的目的，而并不認為是對本申請的限制。而且在整個附圖中，用相同的參考符號表示相同的部件。在附圖中：

圖1示出了在半導體襯底上形成二隔離層、第一隔離層的水平部分以及犧牲介質層后的結構示意圖；

圖2示出了在圖1所示的結構上圖案化刻蝕第二隔離層、第一隔離層的水平部分以及犧牲介質層，向下刻蝕露出半導體襯底以形成開口后的結構示意圖；

圖3示出了在圖2所示的開口的側面沉積形成第一隔離層的豎直部分后的結構示意圖；

圖4示出了在圖3所示的結構上形成與開口對應的自對準柵極溝槽、形成覆蓋開口側壁和底部的柵介質層后的結構示意圖；

圖5示出了在圖4所示的結構上形成金屬阻擋層后的結構示意圖；

圖6示出了在圖5示出的結構上形成柵極金屬后的結構示意圖；

圖7示出了在圖6示出的結構上沉積蓋層、平坦化處理后的結構示意圖；

圖8示出了在圖7示出的結構上去除犧牲介質層、形成輕摻雜源/漏區后的結構示意圖；