[發(fā)明專利]用于實(shí)現(xiàn)散列算法的電路和方法

在審

• 申請(qǐng)?zhí)枺?/td>: 202010555957.8
• 申請(qǐng)日: 2020-06-17
• 公開(kāi)（公告）號(hào): CN111600699A
• 公開(kāi)（公告）日: 2020-08-28
• 發(fā)明（設(shè)計(jì)）人: 范志軍;許超;薛可;郭海豐;楊作興
• 申請(qǐng)（專利權(quán)）人: 深圳比特微電子科技有限公司
• 主分類號(hào): H04L9/06
• 分類號(hào): H04L9/06
• 代理公司: 中國(guó)國(guó)際貿(mào)易促進(jìn)委員會(huì)專利商標(biāo)事務(wù)所 11038
• 代理人: 張小穩(wěn)

1.一種用于執(zhí)行散列算法的電路，其特征在于，所述電路包括：

輸入模塊，用于接收數(shù)據(jù)；以及

運(yùn)算模塊，用于基于接收到的數(shù)據(jù)計(jì)算散列值，所述運(yùn)算模塊包括：

多個(gè)寄存器，用于存儲(chǔ)運(yùn)算模塊的數(shù)據(jù)，

多個(gè)組合邏輯運(yùn)算部，所述多個(gè)組合邏輯運(yùn)算部中的每個(gè)組合邏輯運(yùn)算部用于對(duì)來(lái)自所述多個(gè)寄存器中的一個(gè)或多個(gè)寄存器的數(shù)據(jù)執(zhí)行組合邏輯運(yùn)算，

其中，所述多個(gè)寄存器包括接收從所述多個(gè)組合邏輯運(yùn)算部中的一個(gè)或多個(gè)組合邏輯運(yùn)算部輸出的組合邏輯運(yùn)算數(shù)據(jù)的第一組寄存器和接收從所述多個(gè)寄存器中的一個(gè)或多個(gè)寄存器輸出的移位數(shù)據(jù)的第二組寄存器，

其中，所述第一組寄存器由鎖存器構(gòu)成，并且所述第二組寄存器由觸發(fā)器構(gòu)成。

2.根據(jù)權(quán)利要求1所述的電路，其特征在于，所述電路用于執(zhí)行SHA-256，

其中，所述多個(gè)寄存器包括：

第一至第八緩存寄存器(A至H)，用于存儲(chǔ)運(yùn)算模塊的中間值，

第一至第十六擴(kuò)展寄存器(R0至R15)，用于存儲(chǔ)運(yùn)算模塊的擴(kuò)展數(shù)據(jù)，

其中，所述第一組寄存器包括第一緩存寄存器(A)和第五緩存寄存器(E)以及第十六擴(kuò)展寄存器(R15)，并且所述第二組寄存器包括第二至第四緩存寄存器(B至D)和第六至第八緩存器(F至H)以及第一至第十五擴(kuò)展寄存器(R0至R14)。

3.根據(jù)權(quán)利要求1所述的電路，其特征在于，所述觸發(fā)器是D觸發(fā)器DFF。

4.根據(jù)權(quán)利要求1所述的電路，其特征在于，所述多個(gè)組合邏輯運(yùn)算部中的一個(gè)或多個(gè)組合邏輯運(yùn)算部包括加法器，并且所述第一組寄存器接收從所述加法器輸出的運(yùn)算數(shù)據(jù)。

5.根據(jù)權(quán)利要求1所述的電路，其特征在于，所述鎖存器是采用脈沖類型的時(shí)鐘信號(hào)的鎖存器。

6.根據(jù)權(quán)利要求1所述的電路，其特征在于，所述鎖存器的保持時(shí)間滿足以下公式：

T_{保持時(shí)間}≤T_Clk-Q+T_{cl_pdmin}-T_偏斜，

其中T_{保持時(shí)間}是鎖存器的保持時(shí)間，T_Clk-Q是鎖存器之前的前一寄存器在時(shí)鐘信號(hào)有效之后在輸出有效之前需要等待的時(shí)間量，T_{cl_pdmin}是鎖存器之前的前一寄存器與鎖存器之間的組合邏輯的延時(shí)時(shí)間，并且T_偏斜表示不同的鎖存器處的時(shí)鐘的到達(dá)時(shí)間的靜態(tài)變化。

7.一種用于執(zhí)行散列算法的電路，其特征在于，所述電路包括：

輸入模塊，用于接收數(shù)據(jù)；以及

運(yùn)算模塊，用于基于接收到的數(shù)據(jù)計(jì)算散列值，所述運(yùn)算模塊包括以流水線結(jié)構(gòu)布置的多個(gè)運(yùn)算級(jí)，所述多個(gè)運(yùn)算級(jí)包括第0運(yùn)算級(jí)、第1運(yùn)算級(jí)、直到第P運(yùn)算級(jí)，P為大于1且小于流水線結(jié)構(gòu)中運(yùn)算級(jí)的數(shù)量的固定的正整數(shù)，

其中，從第1運(yùn)算級(jí)到第P運(yùn)算級(jí)中的每個(gè)運(yùn)算級(jí)包括：

多個(gè)寄存器，用于存儲(chǔ)當(dāng)前運(yùn)算級(jí)的數(shù)據(jù)，

多個(gè)組合邏輯運(yùn)算部，所述多個(gè)組合邏輯運(yùn)算部中的每個(gè)組合邏輯運(yùn)算部用于對(duì)來(lái)自當(dāng)前運(yùn)算級(jí)中的多個(gè)寄存器中的一個(gè)或多個(gè)寄存器的數(shù)據(jù)執(zhí)行組合邏輯運(yùn)算，

其中，所述多個(gè)寄存器包括接收從前一運(yùn)算級(jí)中的多個(gè)組合邏輯運(yùn)算部中的一個(gè)或多個(gè)組合邏輯運(yùn)算部輸出的組合邏輯運(yùn)算數(shù)據(jù)的第一組寄存器和接收從前一運(yùn)算級(jí)的多個(gè)寄存器中的一個(gè)或多個(gè)寄存器輸出的移位數(shù)據(jù)的第二組寄存器，

其中，所述第一組寄存器由鎖存器構(gòu)成，并且所述第二組寄存器由觸發(fā)器構(gòu)成。