[發明專利]自適應低功耗共模緩沖器

在審

• 申請號: 202010550533.2
• 申請日: 2020-06-16
• 公開（公告）號: CN112104371A
• 公開（公告）日: 2020-12-18
• 發明（設計）人: A·庫瑪;R·古普塔
• 申請（專利權）人: 意法半導體國際有限公司
• 主分類號: H03M1/38
• 分類號: H03M1/38
• 代理公司: 北京市金杜律師事務所 11256
• 代理人: 董莘

本公開的實施例涉及自適應低功耗共模緩沖器。模數轉換器(ADC)包括將輸入模擬信號數字化來產生輸出數字信號的轉換電路。電流發生器生成恒定偏置電流。電流鏡電路包括：接收恒定偏置電流的輸入晶體管、與輸入晶體管成鏡像關系并生成可變偏置電流的輸出晶體管、以及響應于控制信號而將并聯晶體管與輸入晶體管或輸出晶體管選擇性地并聯耦合的并聯晶體管電路。控制信號表示ADC的轉換率。緩沖器從可變偏置電流生成共模電壓，以供轉換電路使用。

相關申請的交叉引用

本申請要求于2019年6月17日提交的美國臨時專利申請號62/862,190的優先權，其內容在法律允許的最大范圍內通過引用并入。

技術領域

本公開涉及模數轉換領域，并且具體地涉及針對模數轉換器具有轉換率相關功耗的自適應共模緩沖器。

背景技術

模數轉換器(ADC)通常用于將模擬信號轉換為一系列n比特數字值。例如，模數轉換器的一種流行形式是基于逐次逼近的ADC。

圖1中示出了已知的基于逐次逼近的ADC 1。ADC 1包括為共模緩沖器3和比較器6生成偏置電流的偏置電路2。共模緩沖器3提供由模數轉換器(DAC)4和ADC 1內部的采樣保持(S/H)電路8使用的共模電壓VCM。DAC 4接收參考電壓VREF以及用于DAC4內部開關的一系列控制信號，該系列控制信號統稱為從逐次逼近寄存器(SAR)控制邏輯7輸出的SAR控制信號SARCtrl。輸入模擬信號VIN耦合到采樣/保持電路8，采樣/保持電路8進而將其輸出提供給比較器6的非反相端子。比較器6的反相端子接收DAC 4的輸出。比較器6的輸出被饋送到SAR控制邏輯7的復位輸入。SAR控制邏輯7還接收時鐘CLK作為輸入，并提供轉換結束(EOC)信號，轉換結束(EOC)信號指示ADC 1已完成對輸入信號VIN的一個采樣的轉換，并已將輸入信號VIN的數字表示輸出為D。

在操作中，在最終收斂到數字輸出之前，ADC 1通過對所有可能的量化水平執行二進制搜索，將模擬輸入信號VIN轉換為離散的數字表示D。當ADC 1以其最高轉換率操作時，它可以有效操作。然而，當該ADC 1以較低的轉換率操作時，會出現問題。由于VCM緩沖器3的功耗，總功耗不會相對于轉換率線性減小。解決該問題的一種已知技術是使用能夠響應于編程比特而生成多個離散偏置電流Ibias的偏置電路2。盡管該技術可能有效，但它的缺點是只能在特定轉換率下正常工作，從而限制了靈活性。附加地，該技術的缺點是因為需要用于生成和改變編程比特的電路而產生的附加復雜性。

因此，仍需要開發能夠跨其轉換率范圍高效功耗的ADC。

發明內容

本文公開了模數轉換器(ADC)，模數轉換器(ADC)包括：被配置為以轉換率而將輸入模擬信號數字化來產生輸出數字信號的轉換電路；被配置為生成恒定偏置電流的電流發生器以及從恒定偏置電流生成可變偏置電流的可變偏置電流發生器。可變偏置電流在通過轉換電路進行采樣期間具有第一幅度，并且在通過第二轉換電路進行采樣之外具有第二幅度，第二幅度小于第一幅度。緩沖器被配置為從可變偏置電流生成共模電壓，以供轉換電路使用。

響應于轉換電路從不采樣到采樣的變化，可變偏置電流可以從第一幅度指數衰減到第二幅度。

響應于轉換電路從不采樣到采樣的變化，可變偏置電流可以從第一幅度線性地衰減到第二幅度。

可變偏置電流發生器可以包括：具有第一輸入和第二輸入以及輸出的運算放大器；以及響應于運算放大器的輸出處的電壓而生成反饋電壓的反饋晶體管電路，反饋晶體管耦合至運算放大器的第一輸入，以將反饋電壓提供給運算放大器的第一輸入。輸出晶體管可以響應于運算放大器的輸出處的電壓而生成可變偏置電流，并且開關電路可以被配置為將運算放大器的第二輸入從接收采樣之外的第一參考電壓切換為接收采樣期間的第二參考電壓。