[發明專利]一種測試結構及測試方法

在審

• 申請號: 202010535971.1
• 申請日: 2020-06-12
• 公開（公告）號: CN111653497A
• 公開（公告）日: 2020-09-11
• 發明（設計）人: 李亨特;李輝;林萬建
• 申請（專利權）人: 長江存儲科技有限責任公司
• 主分類號: H01L21/66
• 分類號: H01L21/66
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 柳虹

本申請實施例提供了一種測試結構及測試方法，測試結構可以包括透明材料的基板，包括芯片固定區和連線區，芯片固定區用于固定待測芯片，基板上的第一連接端口、連線層和第二連接端口，第一連接端口用于電連接待測芯片，第二連接端口用于連接測試信號，每個第一連接端口通過連線層與一個第二連接端口電連接。這樣測試信號可以通過第二連接端口、連線層和第一連接端口施加到待測芯片上，此時可以通過掃描待測芯片表面進行抓點測試，從而實現對待測芯片的測試，而待測芯片固定在透明基板上，則可以從基板并未固定有待測芯片的表面進行待測芯片的掃描，減少待測芯片表面的連接線等對測試結果的影響，提高測試可靠性。

技術領域

本申請涉及半導體器件及其制造領域，特別涉及一種測試結構及測試方法。

背景技術

在芯片封裝后，可以將芯片從封裝包中取出來從而對芯片進行失效分析，其中一種失效分析的方法為利用抓熱點或亮點的方式對失效地址進行定位，具體的，可以將信號施加在芯片的連接盤(pad)上，通過掃描芯片表面進行抓點測試，例如熱點(Hot Spot)或亮點的捕捉，從而分析得到失效地址。

目前，可以將芯片固定在PCB板上，以利用PCB板為芯片提供測試信號，然而，這種測試方法可靠性差。

發明內容

有鑒于此，本申請的目的在于提供一種測試結構及測試方法，提高測試可靠性。

為實現上述目的，本申請有如下技術方案：

本申請實施例提供了一種測試結構，包括：

基板；所述基板為透明材料，包括芯片固定區和連線區，所述芯片固定區用于固定待測芯片，以便對所述待測芯片進行抓點測試；

位于所述連線區的第一連接端口、連線層和第二連接端口，所述第一連接端口用于電連接所述待測芯片，所述第二連接端口用于連接測試信號，每個所述第一連接端口通過連線層與一個所述第二連接端口電連接。

可選的，所述第一連接端口、所述第二連接端口和所述連線層位于所述基板的表面，或位于所述基板的表面的凹槽中。

可選的，所述第一連接端口、所述第二連接端口和所述連線層的材料為鋁、銅或金。

可選的，多個所述第一連線端口順序排列，多個所述第二連線端口順序排列。

本申請實施例提供了一種測試方法，利用所述的測試結構，所述方法包括：

在所述基板的芯片固定區固定待測芯片；

電連接所述第一連接端口和所述待測芯片，為所述第二連接端口連接測試信號；

從所述基板未固定所述待測芯片的一側對所述待測芯片進行抓點檢測。

可選的，所述第一連接端口和所述待測芯片的連接盤之間通過金屬線實現電連接，所述第二連接端口電連接信號探針，所述信號探針攜帶有所述測試信號。

可選的，所述金屬線為兩端分別與所述第一連接端口和所述待測芯片的連接盤焊接的金線。

可選的，所述第二連接端口為多個，所述信號探針構成探針陣列，與所述第二連接端口電連接。

可選的，所述待測芯片通過熱熔膠固定在所述基板上，或所述待測芯片通過夾具固定在所述基板上。

可選的，所述方法還包括：

在對所述待測芯片完成測試后，分離所述基板和所述待測芯片，清理所述金線。