[發明專利]一種多重圖形化的方法

在審

• 申請號: 202010530623.5
• 申請日: 2020-06-11
• 公開（公告）號: CN113808938A
• 公開（公告）日: 2021-12-17
• 發明（設計）人: 黃元泰;周娜;李俊杰;楊濤;李俊峰;王文武
• 申請（專利權）人: 中國科學院微電子研究所;真芯（北京）半導體有限責任公司
• 主分類號: H01L21/311
• 分類號: H01L21/311
• 代理公司: 北京辰權知識產權代理有限公司 11619
• 代理人: 佟林松

本申請涉及半導體結構的制造方法多重圖形化方法，本申請中在多重圖形化方法的側墻結構制程工藝中，在進行側墻層刻蝕時，采用了原子層刻蝕工藝，從而有效解決了側墻倒塌變形和尺寸偏移等問題。

技術領域

本申請涉及半導體器件的制造方法，特別是一種多重圖形化的方法，尤其是多重圖形化工藝中側墻的刻蝕方法。

背景技術

在半導體制造工藝中，光刻(photolithography)是常用的一種圖形化方法。然而光刻工藝會限制所形成的圖形的最小節距(pitch)，因而也限制了集成電路向更小尺寸、更高密度方向的發展。

多重圖形化技術，包括雙重圖形化(Double Patterning Technology，DPT)、四重圖形化(Quadrable Patterning Technology)等，都是一種能夠使光刻工藝克服光刻分辨率極限的方法。例如，多重圖形化主要包含兩種傳統的方法：微影-刻蝕-微影-刻蝕(Litho-Etch-Litho-Etch，LELE)和自對準雙重圖形化(Self-aligned Multi Patterning,SAMP)。

其中，自對準多重圖形技術由于對于圖形的重合度具有比較好的可控性，被廣泛的應用于半導體領域中。但是，在現有的自對準多重圖形技形成的圖形容易發生變形，特別是在刻蝕側墻時，難以避免側墻發生明顯的形狀倒塌問題，以及導致側墻下部的硬掩模層在側墻兩側的形狀和深度發生尺寸偏移(Pitch Walking)，進而影響后續刻蝕目標層形成的刻蝕圖形的準確性。

發明內容

本申請的目的是通過以下技術方案實現的：

根據一個或多個實施例，本申請公開了一種半導體結構的制造方法，包括：

提供半導體襯底，半導體襯底上有第一硬掩模層；

形成芯軸圖案以及上方的第二硬掩模層；

形成側墻層；

采用原子層刻蝕工藝對側墻層進行刻蝕以形成芯軸兩側的側墻。

本申請的其他特征和優點將在隨后的說明書中闡述，并且，部分地從說明書中變得顯而易見，或者，部分特征和優點可以從說明書中推知或毫無疑義地確定，或者通過實施本申請實施例了解。本申請的目的和其他優點可通過在所寫的說明書、權利要求書、以及附圖中所特別指出的結構來實現和獲得。

附圖說明

通過閱讀下文優選實施方式的詳細描述，各種其他的優點和益處對于本領域普通技術人員將變得清楚明了。附圖僅用于示出優選實施方式的目的，而并不認為是對本申請的限制。而且在整個附圖中，用相同的參考符號表示相同的部件。在附圖中：

圖1a-圖1e是本申請實施方式中側墻的制造方法的示意圖；

圖2a-圖2d是本申請實施方式中側墻的原子層刻蝕工藝最后一個周期工序前任意一個周期的工序示意圖；

圖3a-圖3d是本申請實施方式中側墻的原子層刻蝕工藝最后一個周期的工序示意圖。

具體實施方式

下文將參照附圖更完全地描述本申請，在附圖中顯示本申請的實施例。然而，本申請不局限于在這里闡述的實施例。相反地，提供這些實施例以便徹底地并完全地說明，并完全地將本申請的范圍傳達給本領域的技術人員。在附圖中，為了清楚起見可能夸大了層和區域的厚度。全文中相同的數字標識相同的元件。如這里所使用的，術語“和/或”包括相關所列項目的一個或多個的任何和所有組合。