[發明專利]一種半導體結構

有效

• 申請號: 202010529695.8
• 申請日: 2020-06-11
• 公開（公告）號: CN111681687B
• 公開（公告）日: 2023-08-08
• 發明（設計）人: 曹開瑋;孫鵬;周俊;占瓊;黃蔚;侯春源
• 申請（專利權）人: 武漢新芯集成電路制造有限公司
• 主分類號: G11C5/02
• 分類號: G11C5/02;G11C5/06;G11C16/06;G11C16/08;G11C16/30;H10B41/30;H10B41/40;H10B43/30;H10B43/40
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 柳虹

1.一種半導體結構，其特征在于，包括：

存儲陣列單元，具有襯底、位于所述襯底上的存儲陣列、以及位于所述存儲陣列周邊的第一鍵合區；所述存儲陣列為NOR型閃存架構；

所述存儲陣列包含多條字線、多條位線以及多條源極線，所述第一鍵合區包括第一襯底引出鍵合區、第一位線鍵合區、第一字線鍵合區以及第一源極線鍵合區；所述第一襯底引出鍵合區用于所述襯底的引出，所述第一位線鍵合區用于所述位線的引出，所述第一字線鍵合區用于所述字線的引出，所述第一源極線鍵合區用于所述源極線的引出；所述第一位線鍵合區、所述第一字線鍵合區或所述第一源極線鍵合區位于所述存儲陣列周邊至少其中一側邊；

所述半導體結構還包括：外圍驅動電路單元，位于所述存儲陣列單元的投影上方，包括位于所述外圍驅動電路單元中部的外圍驅動電路，以及位于所述外圍驅動電路周邊的第二鍵合區；所述第二鍵合區包括第二襯底引出鍵合區、第二位線鍵合區、第二字線鍵合區以及第二源極線鍵合區；所述第二位線鍵合區、所述第二字線鍵合區或所述第二源極線鍵合區位于所述外圍驅動電路周邊至少其中一側邊；所述第二鍵合區的分布方式與所述第一鍵合區的分布方式一致，以使所述第二鍵合區和所述第一鍵合區對應鍵合連接；

所述存儲陣列單元和所述外圍驅動電路單元設置在不同的晶圓上，利用晶圓鍵合技術將所述第一鍵合區與所述外圍驅動電路單元中相對應的所述第二鍵合區相鍵合；所述第一襯底引出鍵合區位于所述存儲陣列周圍其中任一角隅處。

2.根據權利要求1所述的半導體結構，其特征在于，所述外圍驅動電路包括供電電路、字線譯碼器電路、位線譯碼器電路、源極線譯碼器電路；

其中，所述第一襯底引出鍵合區與所述第二襯底引出鍵合區鍵合，以實現所述襯底與所述供電電路的電連接；所述第一位線鍵合區與所述第二位線鍵合區鍵合，以實現所述位線與所述位線譯碼器電路的電連接；所述第一字線鍵合區與所述第二字線鍵合區鍵合，以實現所述字線與所述字線譯碼器電路的電連接；所述第一源極線鍵合區與所述第二源極線鍵合區鍵合，以實現所述源極線與所述源極線譯碼器電路電連接。

3.根據權利要求2所述的半導體結構，其特征在于，所述外圍驅動電路還包括：邏輯控制電路；用于對所述供電電路、字線譯碼器電路、位線譯碼器電路和所述源極線譯碼器電路進行控制。

4.根據權利要求1所述的半導體結構，其特征在于，所述襯底包括三重P型摻雜阱及其外圍的深N型摻雜阱，所述第一襯底引出鍵合區包括多個位于所述存儲陣列周圍其中任一角隅處的第一襯底鍵合單元，所述第一襯底鍵合單元將所述三重P型摻雜阱以及所述深N型摻雜阱引出。

5.根據權利要求1所述的半導體結構，其特征在于，所述第一位線鍵合區位于所述存儲陣列周邊至少其中一側邊。

6.根據權利要求5所述的半導體結構，其特征在于，所述位線均與位于所述存儲陣列周邊的一側側邊的第一位線鍵合區中的第一位線鍵合單元連接，所述第一位線鍵合單元交錯設置。

7.根據權利要求5所述的半導體結構，其特征在于，相鄰的位線分別與位于所述存儲陣列周邊的兩側側邊的第一位線鍵合區中的第一位線鍵合單元連接。

8.根據權利要求1所述的半導體結構，其特征在于，所述第一字線鍵合區位于所述存儲陣列周邊至少其中一側邊。

9.根據權利要求1所述的半導體結構，其特征在于，所述第一源極線鍵合區位于所述存儲陣列周邊至少其中一側邊。

10.根據權利要求9所述的半導體結構，其特征在于，所述多條源極線之間置一條虛擬源極線，每條所述源極線具有多個所述第一源極線鍵合單元。

11.根據權利要求2或3所述的半導體結構，其特征在于，所述外圍驅動電路還包括地址控制尋址單元、輸入輸出控制邏輯單元、算法控制邏輯單元、指令狀態控制邏輯單元、靜態隨機存儲器SRAM、冗余替換控制單元、頁緩沖器、電荷泵、參考基準源、上電復位、管腳和靜電放電ESD結構、電源管理單元、數模模數轉換器、人工智能算法單元中的至少一種。