[發(fā)明專利]DRAM接口讀校驗(yàn)的接口參數(shù)適配方法及存儲(chǔ)介質(zhì)

在審

• 申請?zhí)枺?/td>: 202010522534.6
• 申請日: 2020-06-10
• 公開（公告）號(hào): CN111858195A
• 公開（公告）日: 2020-10-30
• 發(fā)明（設(shè)計(jì)）人: 湯云平
• 申請（專利權(quán)）人: 瑞芯微電子股份有限公司
• 主分類號(hào): G06F11/22
• 分類號(hào): G06F11/22;G06F11/273
• 代理公司: 福州市景弘專利代理事務(wù)所(普通合伙) 35219
• 代理人: 林祥翔;徐劍兵

一種DRAM接口讀校驗(yàn)的接口參數(shù)適配方法及存儲(chǔ)介質(zhì)，其中方法包括如下步驟，將內(nèi)存顆粒調(diào)整至額定頻率運(yùn)行，寫入校驗(yàn)數(shù)據(jù)，再將內(nèi)存顆粒調(diào)整至高于額定頻率，調(diào)整時(shí)序參數(shù)，讀取校驗(yàn)數(shù)據(jù)并進(jìn)行校驗(yàn)，得到可以獲得正確校驗(yàn)數(shù)據(jù)的時(shí)序參數(shù)區(qū)間，根據(jù)所述時(shí)序參數(shù)區(qū)間得到最優(yōu)時(shí)序參數(shù)。通過將DRAM超頻到高于額定頻率，能夠使得ddr顆粒對于環(huán)境的要求上升，時(shí)序參數(shù)可選擇的范圍也變得更小。對特定頻率都重復(fù)上述步驟，能夠使得系統(tǒng)自動(dòng)調(diào)整任意頻率的參數(shù)，實(shí)現(xiàn)系統(tǒng)功耗的最優(yōu)化。這樣調(diào)試出來的DRAM時(shí)序參數(shù)，在實(shí)際工作中更加穩(wěn)定。

技術(shù)領(lǐng)域

本發(fā)明涉及存儲(chǔ)領(lǐng)域，尤其涉及一種能夠?qū)φ{(diào)試DRAM接口讀校驗(yàn)的方案。

背景技術(shù)

目前針對DRAM的read dq calibration(接口讀校驗(yàn)；dq：數(shù)據(jù)輸入輸出引腳，calibration：校驗(yàn))需要區(qū)分不同的DRAM顆粒用料，使用不同的read dq calibration策略。市面上的DDR3/LPDDR3提供了MPR(multi purpose register)方式或者M(jìn)RR(moderegister read)MR32/MR40來進(jìn)行read calibration,但是MPR或者M(jìn)RR MR32/MR40只提供了DQ0的read calibration模板,其他DQ高度依賴于顆粒廠家的實(shí)現(xiàn)。另外，如DDR2顆粒，本身不提供MPR支持，所以目前針對DRAM領(lǐng)域，read dq calibration需要區(qū)分不同規(guī)格顆粒，適配性較差。現(xiàn)有技術(shù)中也僅存在如申請?zhí)?01710419906.0基于FPGA實(shí)現(xiàn)DDR接口自動(dòng)化讀寫測試的裝置及方法所記載的接口自動(dòng)化讀寫測試的方法，并沒有針對DDR顆粒的參數(shù)調(diào)整方案。

發(fā)明內(nèi)容

為此，需要提供一種新的DRAM接口讀檢驗(yàn)的方法，解決DRAM接口讀檢驗(yàn)參數(shù)的配置問題；

為實(shí)現(xiàn)上述目的，發(fā)明人提供了一種DRAM接口讀校驗(yàn)的接口參數(shù)適配方法，包括如下步驟，將內(nèi)存顆粒調(diào)整至額定頻率運(yùn)行，寫入校驗(yàn)數(shù)據(jù)，再將內(nèi)存顆粒調(diào)整至高于額定頻率，調(diào)整時(shí)序參數(shù)，讀取校驗(yàn)數(shù)據(jù)并進(jìn)行校驗(yàn)，得到可以獲得正確校驗(yàn)數(shù)據(jù)的時(shí)序參數(shù)區(qū)間，根據(jù)所述時(shí)序參數(shù)區(qū)間得到最優(yōu)時(shí)序參數(shù)。

具體地，所述最優(yōu)時(shí)序參數(shù)為時(shí)序參數(shù)區(qū)間的中值。

具體地，所述時(shí)序參數(shù)包括相位。

一種DRAM接口讀校驗(yàn)的接口參數(shù)適配存儲(chǔ)介質(zhì)，存儲(chǔ)有計(jì)算機(jī)程序，所述計(jì)算機(jī)程序在被運(yùn)行時(shí)執(zhí)行包括如下步驟，將內(nèi)存顆粒調(diào)整至額定頻率運(yùn)行，寫入校驗(yàn)數(shù)據(jù)，再將內(nèi)存顆粒調(diào)整至高于額定頻率，調(diào)整時(shí)序參數(shù)，讀取校驗(yàn)數(shù)據(jù)并進(jìn)行校驗(yàn)，得到可以獲得正確校驗(yàn)數(shù)據(jù)的時(shí)序參數(shù)區(qū)間，根據(jù)所述時(shí)序參數(shù)區(qū)間得到最優(yōu)時(shí)序參數(shù)。

具體地，所述最優(yōu)時(shí)序參數(shù)為時(shí)序參數(shù)區(qū)間的中值。

具體地，所述時(shí)序參數(shù)包括相位。

通過將DRAM超頻到高于額定頻率，能夠使得ddr顆粒對于環(huán)境的要求上升，時(shí)序參數(shù)可選擇的范圍也變得更小。對特定頻率都重復(fù)上述步驟，能夠使得系統(tǒng)自動(dòng)調(diào)整任意頻率的參數(shù)，實(shí)現(xiàn)系統(tǒng)功耗的最優(yōu)化。這樣調(diào)試出來的DRAM時(shí)序參數(shù)，在實(shí)際工作中更加穩(wěn)定。

附圖說明

圖1為本發(fā)明一實(shí)施方式所述的DRAM接口參數(shù)適配方法流程圖。

具體實(shí)施方式

為詳細(xì)說明技術(shù)方案的技術(shù)內(nèi)容、構(gòu)造特征、所實(shí)現(xiàn)目的及效果，以下結(jié)合具體實(shí)施例并配合附圖詳予說明。