[發明專利]半導體裝置

在審

• 申請號: 202010512067.9
• 申請日: 2020-06-08
• 公開（公告）號: CN112117276A
• 公開（公告）日: 2020-12-22
• 發明（設計）人: 金永埈;金碩炫;樸晉亨;宋昊柱;李蕙蘭;金奉秀;金成禹
• 申請（專利權）人: 三星電子株式會社
• 主分類號: H01L27/108
• 分類號: H01L27/108;H01L21/8242
• 代理公司: 北京銘碩知識產權代理有限公司 11286
• 代理人: 張逍遙;薛義丹

提供了一種半導體裝置。所述半導體裝置包括位線結構、第一蓋圖案、第二蓋圖案、第一接觸插塞結構、第二接觸插塞結構和電容器。位線結構在單元區域和虛設區域上延伸。第一蓋圖案在單元區域上與位線結構相鄰。第二蓋圖案在虛設區域上與位線結構相鄰。第一接觸插塞結構在單元區域上與位線結構和第一蓋圖案相鄰，并且包括順序地堆疊的下接觸插塞和第一上接觸插塞。第二接觸插塞結構在虛設區域上與位線結構和第二蓋圖案相鄰，并且包括順序地堆疊的虛設下接觸插塞和第二上接觸插塞。電容器在單元區域上與第一接觸插塞結構的上表面接觸。

本申請要求于2019年6月21日在韓國知識產權局(KIPO)提交的第10-2019-0074000號韓國專利申請的優先權，該韓國專利申請的內容通過引用全部包含于此。

技術領域

示例實施例涉及一種半導體裝置。更具體地，示例實施例涉及一種動態隨機存取存儲器(DRAM)裝置。

背景技術

在DRAM裝置中，虛設區域可以形成在形成有存儲器單元的單元區域與形成有外圍電路圖案的外圍電路區域之間。形成有晶體管的有源圖案可以形成在單元區域中，然而，有源圖案的一些部分可以保留在虛設區域中，并且當導電材料形成在虛設區域中的有源圖案的部分上時，可能會在相鄰的結構(例如，位線結構)之間產生電短路。

發明內容

示例實施例提供了一種具有改善的特性的半導體裝置。

根據示例實施例，一種半導體裝置包括位線結構、第一蓋圖案、第二蓋圖案、第一接觸插塞結構、第二接觸插塞結構和電容器。位線結構在基底的單元區域和虛設區域上沿第二方向延伸，基底包括單元區域、圍繞單元區域的外圍電路區域和位于單元區域與外圍電路區域之間的虛設區域。第一蓋圖案在基底的單元區域上沿與第二方向垂直的第一方向與位線結構相鄰。第二蓋圖案在基底的虛設區域上與位線結構相鄰。第一接觸插塞結構在基底的單元區域上與位線結構和第一蓋圖案相鄰，并且包括在與基底的上表面基本上垂直的豎直方向上順序地堆疊的下接觸插塞和第一上接觸插塞。第二接觸插塞結構在基底的虛設區域上與位線結構和第二蓋圖案相鄰，并且包括在豎直方向上順序地堆疊的虛設下接觸插塞和第二上接觸插塞。電容器在基底的單元區域上與第一接觸插塞結構的上表面接觸。

根據可以包括上面列出的實施例的示例實施例，一種半導體裝置包括柵極結構、位線結構、第一接觸插塞結構、第二接觸插塞結構和電容器。柵極結構在基底的單元區域處沿第一方向延伸，基底包括單元區域和圍繞單元區域的虛設區域，第一方向與基底的上表面平行。位線結構在基底的單元區域和虛設區域上沿第二方向延伸，第二方向與基底的上表面平行并且與第一方向交叉。第一接觸插塞結構在基底的單元區域上沿第一方向與位線結構相鄰，并且包括在與基底的上表面基本上垂直的豎直方向上堆疊的下接觸插塞和第一上接觸插塞。第二接觸插塞結構在基底的虛設區域上與第二蓋圖案相鄰并且在第一方向上與位線結構相鄰，并且可以包括在豎直方向上順序地堆疊的虛設下接觸插塞和第二上接觸插塞。電容器在基底的單元區域上與第一接觸插塞結構的上表面接觸。虛設下接觸插塞在基底的虛設區域上沿第一方向與位線結構的在第二方向上的端部相鄰。

根據可以包括上面列出的實施例中的一個或更多個的示例實施例，一種半導體裝置包括位線結構、第一接觸插塞結構、第二接觸插塞結構和電容器。位線結構在基底的單元區域和虛設區域上延伸，基底包括單元區域和圍繞單元區域的虛設區域，有源圖案通過基底上的隔離圖案限定在基底的上部處。第一接觸插塞結構在基底的單元區域上與位線結構相鄰，并且包括在與基底的上表面垂直的豎直方向上順序地堆疊的下接觸插塞和第一上接觸插塞。第二接觸插塞結構在基底的虛設區域上與位線結構相鄰，并且包括在豎直方向上順序地堆疊的虛設下接觸插塞和第二上接觸插塞。電容器在基底的單元區域上與第一接觸插塞結構的上表面接觸。虛設下接觸插塞形成在隔離圖案上并且包括摻雜的多晶硅。半導體裝置還包括位于虛設下接觸插塞與隔離圖案之間的包括氮化物的蝕刻停止層。