[發明專利]半導體裝置

在審

• 申請號: 202010511924.3
• 申請日: 2020-06-08
• 公開（公告）號: CN112071895A
• 公開（公告）日: 2020-12-11
• 發明（設計）人: 梁正吉;宋升珉;鄭秀真;裴東一;徐鳳錫
• 申請（專利權）人: 三星電子株式會社
• 主分類號: H01L29/06
• 分類號: H01L29/06;H01L29/04;H01L29/423;H01L29/78
• 代理公司: 北京天昊聯合知識產權代理有限公司 11112
• 代理人: 趙南;張帆

提供了一種半導體裝置，所述半導體裝置包括：有源區，其位于襯底上，并且包括在第一方向上延伸的第一側壁和第二側壁；以及外延圖案，其位于有源區上，其中，外延圖案包括分別從第一側壁和第二側壁延伸的第一外延側壁和第二外延側壁，第一外延側壁包括第一外延下側壁、第一外延上側壁以及連接第一外延下側壁和第一外延上側壁的第一外延連接側壁，第二外延側壁包括第二外延下側壁、第二外延上側壁以及連接第二外延下側壁和第二外延上側壁的第二外延連接側壁，第一外延上側壁與第二外延上側壁之間的距離隨著遠離有源區而減小，并且第一外延下側壁和第二外延下側壁與襯底的頂表面平行地延伸。

相關申請的交叉引用

本申請要求于2019年6月10日在韓國知識產權局提交的韓國專利申請No.10-2019-0067746的優先權，該申請的公開以引用方式全文并入本文中。

技術領域

本發明構思涉及半導體裝置，更具體地，涉及具有環柵結構的半導體裝置。

背景技術

作為用于增加半導體裝置的密度的縮放技術，已提出一種在襯底上形成納米線型硅體并在硅體周圍形成柵極的環柵結構。

由于環柵結構使用三維(3D)溝道，因此可以方便地縮放。此外，在不增加柵極長度的情況下，還可以提高電流控制能力。此外，可以有效地抑制短溝道效應(SCE)，即溝道區的電勢受漏極電壓影響的現象。

發明內容

本發明構思的實施例提供了能夠通過控制具有環柵結構的晶體管中的外延圖案的形狀來提高性能和可靠性的半導體裝置。

然而，本發明構思的實施例不限于本文闡述的那些。通過參照下面給出的本發明構思的詳細描述，本發明構思的以上和其它實施例對于本發明構思所屬領域的普通技術人員將變得更加清楚。

根據本發明構思的示例，本公開涉及一種半導體裝置，所述半導體裝置包括：有源區，其布置在襯底上，并且包括在第一方向上延伸的第一側壁和第二側壁；以及外延圖案，其布置在有源區上，其中外延圖案包括分別從有源區的第一側壁和第二側壁延伸的第一外延側壁和第二外延側壁，其中第一外延側壁包括第一外延下側壁、第一外延上側壁以及連接第一外延下側壁和第一外延上側壁的第一外延連接側壁，其中第二外延側壁包括第二外延下側壁、第二外延上側壁以及連接第二外延下側壁和第二外延上側壁的第二外延連接側壁，其中第一外延上側壁與第二外延上側壁之間在與第一方向垂直的第二方向上的距離隨著與有源區相距的距離在與第一方向和第二方向垂直的第三方向上增大而減小，并且其中第一外延下側壁和第二外延下側壁與襯底的頂表面平行地延伸。

根據本發明構思的示例，本公開涉及一種半導體裝置，所述半導體裝置包括：有源區，其包括在第一方向上延伸的第一側壁和第二側壁；以及外延圖案，其布置在有源區上，其中外延圖案包括分別從有源區的第一側壁和第二側壁延伸的第一外延側壁和第二外延側壁，其中第一外延側壁包括第一外延下側壁、第一外延上側壁以及連接第一外延下側壁和第一外延上側壁的第一外延連接側壁，其中第二外延側壁包括第二外延下側壁、第二外延上側壁以及連接第二外延下側壁和第二外延上側壁的第二外延連接側壁，其中第一外延上側壁和第二外延上側壁由第一晶面族中包括的晶面形成，并且其中第一外延連接側壁和第二外延連接側壁由與第一晶面族不同的第二晶面族中包括的晶面形成。